Implementação de redes neurais artificiais em hardware para inferência

Detalhes bibliográficos
Autor(a) principal: Silva, Gabriel de Jesus Coelho da
Data de Publicação: 2019
Idioma: por
Título da fonte: Manancial - Repositório Digital da UFSM
dARK ID: ark:/26339/00130000166c8
Texto Completo: http://repositorio.ufsm.br/handle/1/25260
Resumo: Trabalho de conclusão de curso (graduação) - Universidade Federal de Santa Maria, Centro de Tecnologia, Curso de Engenharia de Computação, RS, 2019.
id UFSM_2c0ab1090620e127394f71ad60c6149e
oai_identifier_str oai:repositorio.ufsm.br:1/25260
network_acronym_str UFSM
network_name_str Manancial - Repositório Digital da UFSM
repository_id_str
spelling Implementação de redes neurais artificiais em hardware para inferênciaA hardware implementation of artificial neural networks for inferenceRedes neurais artificiaisInferênciaHardwareVHDLFPGANeural networksInferenceCNPQ::ENGENHARIASTrabalho de conclusão de curso (graduação) - Universidade Federal de Santa Maria, Centro de Tecnologia, Curso de Engenharia de Computação, RS, 2019.The growing investment in the use of artificial neural networks for end-user services, which require low latency and high responsiveness, make it desirable to have dedicated hardware accelerators for inference. FPGA (Field-Programmable Gate Arrays) programmable devices have the required ideal flexibility for the deployment of artificial neural network accelerators, while being able to support different architectural network models and still keeping performance. A modular artificial neural network design is developed in hardware description language in order to allow inference from reconfigurable devices with desirable performance. The modular design enables it to be easily scaled to support new neural network architectures and different activation functions. The project’s validation is verified by a hardware implementation of a simple and widely known neural network (exclusive-OR (XOR) function).O crescente interesse na utilização de redes neurais artificiais em serviços para usuários finais, que exigem baixa latência e alta responsividade, tornam desejável o uso de aceleradores em hardware dedicados para inferência. Dispositivos programáveis do tipo FPGA (Field-Programmable Gate Arrays) apresentam flexibilidade ideal para aceleração de redes neurais com capacidade de suportar diferentes modelos de arquitetura de rede, mantendo a performance desejada. Um modelo de redes neurais artificiais modular é desenvolvido em linguagem de descrição de hardware a fim de permitir inferência em dispositivos reconfiguráveis de forma performática desejável. O desenvolvimento modular permite fácil extensibilidade de forma a suportar novas arquiteturas de redes neurais e diferentes tipos de funções de ativação. A validação do projeto é efetuada através da implementação em hardware de uma rede neural simples e amplamente conhecida (função OU-exclusivo (XOR)).Universidade Federal de Santa MariaBrasilUFSMCentro de TecnologiaBaggio, José EduardoSilva, Gabriel de Jesus Coelho da2022-07-06T19:55:16Z2022-07-06T19:55:16Z2019-07-152019Trabalho de Conclusão de Curso de Graduaçãoinfo:eu-repo/semantics/publishedVersionapplication/pdfhttp://repositorio.ufsm.br/handle/1/25260ark:/26339/00130000166c8porAttribution-NonCommercial-NoDerivatives 4.0 Internationalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessreponame:Manancial - Repositório Digital da UFSMinstname:Universidade Federal de Santa Maria (UFSM)instacron:UFSM2022-07-06T19:55:16Zoai:repositorio.ufsm.br:1/25260Biblioteca Digital de Teses e Dissertaçõeshttps://repositorio.ufsm.br/ONGhttps://repositorio.ufsm.br/oai/requestatendimento.sib@ufsm.br||tedebc@gmail.comopendoar:2022-07-06T19:55:16Manancial - Repositório Digital da UFSM - Universidade Federal de Santa Maria (UFSM)false
dc.title.none.fl_str_mv Implementação de redes neurais artificiais em hardware para inferência
A hardware implementation of artificial neural networks for inference
title Implementação de redes neurais artificiais em hardware para inferência
spellingShingle Implementação de redes neurais artificiais em hardware para inferência
Silva, Gabriel de Jesus Coelho da
Redes neurais artificiais
Inferência
Hardware
VHDL
FPGA
Neural networks
Inference
CNPQ::ENGENHARIAS
title_short Implementação de redes neurais artificiais em hardware para inferência
title_full Implementação de redes neurais artificiais em hardware para inferência
title_fullStr Implementação de redes neurais artificiais em hardware para inferência
title_full_unstemmed Implementação de redes neurais artificiais em hardware para inferência
title_sort Implementação de redes neurais artificiais em hardware para inferência
author Silva, Gabriel de Jesus Coelho da
author_facet Silva, Gabriel de Jesus Coelho da
author_role author
dc.contributor.none.fl_str_mv Baggio, José Eduardo
dc.contributor.author.fl_str_mv Silva, Gabriel de Jesus Coelho da
dc.subject.por.fl_str_mv Redes neurais artificiais
Inferência
Hardware
VHDL
FPGA
Neural networks
Inference
CNPQ::ENGENHARIAS
topic Redes neurais artificiais
Inferência
Hardware
VHDL
FPGA
Neural networks
Inference
CNPQ::ENGENHARIAS
description Trabalho de conclusão de curso (graduação) - Universidade Federal de Santa Maria, Centro de Tecnologia, Curso de Engenharia de Computação, RS, 2019.
publishDate 2019
dc.date.none.fl_str_mv 2019-07-15
2019
2022-07-06T19:55:16Z
2022-07-06T19:55:16Z
dc.type.driver.fl_str_mv Trabalho de Conclusão de Curso de Graduação
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://repositorio.ufsm.br/handle/1/25260
dc.identifier.dark.fl_str_mv ark:/26339/00130000166c8
url http://repositorio.ufsm.br/handle/1/25260
identifier_str_mv ark:/26339/00130000166c8
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv Attribution-NonCommercial-NoDerivatives 4.0 International
http://creativecommons.org/licenses/by-nc-nd/4.0/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Attribution-NonCommercial-NoDerivatives 4.0 International
http://creativecommons.org/licenses/by-nc-nd/4.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Santa Maria
Brasil
UFSM
Centro de Tecnologia
publisher.none.fl_str_mv Universidade Federal de Santa Maria
Brasil
UFSM
Centro de Tecnologia
dc.source.none.fl_str_mv reponame:Manancial - Repositório Digital da UFSM
instname:Universidade Federal de Santa Maria (UFSM)
instacron:UFSM
instname_str Universidade Federal de Santa Maria (UFSM)
instacron_str UFSM
institution UFSM
reponame_str Manancial - Repositório Digital da UFSM
collection Manancial - Repositório Digital da UFSM
repository.name.fl_str_mv Manancial - Repositório Digital da UFSM - Universidade Federal de Santa Maria (UFSM)
repository.mail.fl_str_mv atendimento.sib@ufsm.br||tedebc@gmail.com
_version_ 1815172457331425280

Registros relacionados