Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes

Detalhes bibliográficos
Autor(a) principal: Pês, Beatriz dos Santos
Data de Publicação: 2014
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UnB
Texto Completo: http://repositorio.unb.br/handle/10482/17462
http://dx.doi.org/10.26512/2014.10.D.17462
Resumo: Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2014.
id UNB_f86a98b950eb2204c99da372ff052f49
oai_identifier_str oai:repositorio.unb.br:10482/17462
network_acronym_str UNB
network_name_str Repositório Institucional da UnB
repository_id_str
spelling Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantesA nanoelectronic building block for spiking neural networksNanoeletrônicaRedes neuraisNeurônios pulsantesDissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2014.A habilidade de simular de forma mais realista o comportamento do cérebro humano fez com que as redes neurais pulsantes (SNNs, Spiking Neural Networks) se tornassem populares entre os pesquisadores. Estes circuitos, altamente densos, apresentam grande capacidade de processamento de dados. Inicialmente, acreditava-se que arquiteturas reconfiguráveis, como FPGAs, Field Programmable Gale Arrays, poderiam ser usadas como protótipos para a construção de SNNs. Entretanto, FPGAs não suportam os altos níveis de conectividade entre neurônios em uma SNN densa. Além disso, a implementação através de FPGAs não fornece melhorias quanto a dissipação de potência ou área ocupada. Por este motivo, os pesquisadores começaram a utilizar NoCs, Networks-on-Chip, para interconectar SNNs. O uso de NoCs é capaz de reduzir o número de interconexões e apresenta uma grande vantagem relativa à tolerância a falhas: redundância. Neste contexto, algumas configurações combinando neurônios e roteadores foram propostas. Estes componentes constituem o bloco básico, presente em cada no da NoC. Vários modelos de neurônios pulsantes e vários algoritmos de roteamento foram usados. Todas estas propostas buscam a implementação de redes cada vez mais densas, reduzindo a dissipação de potência e a área ocupada. No entanto, nenhum dos trabalhos anteriores usa um modelo nanoeletrônico para o neurônio pulsante. A implementação nanoeletrônica e bem conhecida pelos ganhos que apresenta justamente nesses dois parâmetros: dissipação de potencia e área ocupada. Assim, este trabalho propõe um bloco básico de construção para ser utilizado em uma NoC do tipo 2D mesh. Este bloco consiste de um neurônio pulsante nanoeletrônico conectado a um roteador, implementado através de uma LUT, Look-Up Table. Primeiramente, o modelo do neurônio foi redimensionado para funcionar a 300 K, a temperatura ambiente. Depois, o comportamento do neurônio foi testado através da implementação de várias portas lógicas, tais como inversora, OU, E e XOR. Um elemento roteador simples e, então, proposto a fim de construir o primeiro bloco para a NoC. Para testar a funcionalidade deste bloco, uma XOR com 2 entradas foi apresentada para a SNN construída com este bloco. Finalmente, um roteador capaz de comunicar neurônios em 4 direções foi proposto e um bloco de construção para a NoC com este roteador foi implementado. O problema da XOR, com 3 e com 5 entradas, foi usado para validar a funcionalidade deste bloco.The ability to emulate more realisticaly the behavior of the human brain made Spiking Neural Networks (SNNs) gain prominence between researchers. These highly dense circuits feature large capacity of data processing. Searching for reconfigurable devices, computer scientists and engineers used Field Programmable Gate Arrays (FPGAs) as prototypes for SNNs. However, FPGAs cannot support the highlevels of connectivity between neurons in a dense SNN. Besides, implementation with FPGA does not provide improvements re garding power dissipation or scale. Therefore, researchers began to use Networks-on-Chip (NoCs) to interconnect SNNs. The use of NoCs may reduce the number of interconnections and presents a big advantage regarding fault tolerance: redundancy. In this context, several configurations combining neurons and routers were proposed. These devices constitute the basic block, present in every node of the NoC. Various models of spiking neurons were used, combined with various routing algorithms. All these proposals aim the implementation of denser networks, reducing the power dissipation and the occupied area. However, none of the previous works uses a nanoelectronic model for the spiking neuron. Nanoelectronic im¬plementation is well known for the gains that it presents precisely in these two parameters: occupicd area and power dissipation. Thus, this work proposes a basic block for a 2D-mesh NoC, consisting of a nanoelectronic spiking neuron connected to a router, implemented with a Look-Up Table (LUT). First, the model for the nanoelectronic neuron is scaled in order to work at 300 K, the room temperature. Then, the behaviour of the neuron is tested through the implementation of various logic gates, such as NOT, AND, OR and XOR gates. A simple routing element is proposed to construct the first building block. In order to test the functionality of this block, a 2 inputs XOR problem is presented to a SNN implemented with this block. Finally, a full directional router is proposed and a building block using this router is implemented. The XOR problem, with 3 and with 5 inputs, is used to validate the functionality of this block.Romariz, Alexandre Ricardo SoaresPês, Beatriz dos Santos2014-12-30T16:14:42Z2014-12-30T16:14:42Z2014-12-302014-10-31info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfPÊS, Beatriz dos Santos. Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes. 2014. xi, 97 f., il. Dissertação (Mestrado em Engenharia em Sistemas Eletrônicos e de Automação)—Universidade de Brasília, Brasília, 2014.http://repositorio.unb.br/handle/10482/17462http://dx.doi.org/10.26512/2014.10.D.17462A concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.bce.unb.br, www.ibict.br, http://hercules.vtls.com/cgi-bin/ndltd/chameleon?lng=pt&skin=ndltd sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra disponibilizada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.info:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UnBinstname:Universidade de Brasília (UnB)instacron:UNB2023-07-13T19:44:04Zoai:repositorio.unb.br:10482/17462Repositório InstitucionalPUBhttps://repositorio.unb.br/oai/requestrepositorio@unb.bropendoar:2023-07-13T19:44:04Repositório Institucional da UnB - Universidade de Brasília (UnB)false
dc.title.none.fl_str_mv Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
A nanoelectronic building block for spiking neural networks
title Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
spellingShingle Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
Pês, Beatriz dos Santos
Nanoeletrônica
Redes neurais
Neurônios pulsantes
title_short Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
title_full Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
title_fullStr Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
title_full_unstemmed Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
title_sort Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes
author Pês, Beatriz dos Santos
author_facet Pês, Beatriz dos Santos
author_role author
dc.contributor.none.fl_str_mv Romariz, Alexandre Ricardo Soares
dc.contributor.author.fl_str_mv Pês, Beatriz dos Santos
dc.subject.por.fl_str_mv Nanoeletrônica
Redes neurais
Neurônios pulsantes
topic Nanoeletrônica
Redes neurais
Neurônios pulsantes
description Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2014.
publishDate 2014
dc.date.none.fl_str_mv 2014-12-30T16:14:42Z
2014-12-30T16:14:42Z
2014-12-30
2014-10-31
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv PÊS, Beatriz dos Santos. Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes. 2014. xi, 97 f., il. Dissertação (Mestrado em Engenharia em Sistemas Eletrônicos e de Automação)—Universidade de Brasília, Brasília, 2014.
http://repositorio.unb.br/handle/10482/17462
http://dx.doi.org/10.26512/2014.10.D.17462
identifier_str_mv PÊS, Beatriz dos Santos. Desenvolvimento de um bloco de construção nanoeletrônico para redes neurais pulsantes. 2014. xi, 97 f., il. Dissertação (Mestrado em Engenharia em Sistemas Eletrônicos e de Automação)—Universidade de Brasília, Brasília, 2014.
url http://repositorio.unb.br/handle/10482/17462
http://dx.doi.org/10.26512/2014.10.D.17462
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Repositório Institucional da UnB
collection Repositório Institucional da UnB
repository.name.fl_str_mv Repositório Institucional da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv repositorio@unb.br
_version_ 1814508324593336320

Registros relacionados