Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario

Detalhes bibliográficos
Autor(a) principal: Bertone, Osvaldo Hugo
Data de Publicação: 2005
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1603672
Resumo: Orientador: Alberto Martins Jorge
id UNICAMP-30_1d8652bb57dd82209b76a7d29daae914
oai_identifier_str oai::381895
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternarioThe cyclical register for MVL circuits (Multi-valued logic) and quaternary multiplierLógica a multiplos valoresEletrônica digitalMVL logicMulti-valued logicCyclical registerOrientador: Alberto Martins JorgeDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoResumo: Neste trabalho é proposto um Registrador Cíclico para circuitos MVL (Multi-valued Logic) utilizando transistores NMOS e PMOS para uma configuração de quatro níveis lógicos. Este circuito usa certas características secundárias (normalmente indesejadas) dos transistores MOS. Uma particularidade deste registrador são os níveis lógicos auto-definidos com uma alta precisão. Isto permite incrementar a Lógica para mais valores, não estando limitada somente a Lógica Ternária ou Quaternária (as mais usadas em circuitos MVLs), seu uso pode ser estendido para Decimal, Hexadecimal ou mais. O Registrador Cíclico proposto, alem de armazenar um dado multi-valor com um nível de tensão preciso, ainda, fornece a saída com qualquer possível deslocamento lógico sem degradação da precisão. Este registrador permitirá o desenvolvimento de circuitos lógicos como contadores, toggle switches, shift registers, flip-flops em vários níveis, deslocamentos de valores (negação de Post), conversores D/A e A/D, etc¿ Algumas vantagens que este circuito oferece é sua alta resposta em freqüência e sua pouca dependência dos parâmetros do transistor, alcançando uma robustez comparável com os circuitos binários. Como uma aplicação deste registrador proposto é apresentado um Multiplicador Quaternário e comparado com um Multiplicador Binário utilizando a mesma tecnologia. Neste texto serão desenvolvidos os circuitos e simulados no OrCad (PSpice [01]) utilizando um modelo de transistor NMOS e outro PMOS fornecidos pela foundry AMS (Austria Micro Systems) descritos no Apêndice I. O Registrador Cíclico para circuitos MVL foi apresentado pelo autor no Congresso SUCESU 2005 no dia 31 de março de 2005 em Belo Horizonte, MG, BrasilAbstract: The Cyclical Register for MVL circuits (Multi-valued Logic) proposed is composed by NMOS and PMOS Transistors. This circuit uses the advantage of certain secondary characteristics (normally undesirable) of the MOS transistors. One peculiarity of this register is that the logical levels are defined by itself with a very high precision ; this, permits to increase the logic to many values. Since it is not limited to ternary or quaternary logic (more used MVLs), its use can be extended to decimal, hexadecimal and others. The proposed cyclical register, besides storing the multi-value data with precise voltage level, still, supplies the output with any possible logical shift without the degradation of precision. This register will allow the development of logical circuits as counter, toggle switch, shift register, flip-flop in several levels, shift of value, D/A and A/D converter, etc¿ Some advantages that this circuit offers is its high frequency response and its minor dependency of the parameter of the transistors, providing a robustness comparable to the current binary circuits. As an application of this proposed Register a Quaternary Multiplier is presented and compared with the Binary Multiplier with the same technology. On this paper the circuits will be developed and simulated in the OrCad (Pspice [01]), using the transistors models NMOS and PMOS supplied by foundry AMS (Austria Micro Systems) detailed in the Appendix I. The Cyclical Register for MVL circuits was presented by the author in the Congress SUCESU 2005 in March 31st, 2005 in Belo Horizonte, MG, BrazilMestradoMicroeletrônicaMestre em Engenharia Elétrica[s.n.]Jorge, Alberto Martins, 1943-2009Dias, Jose Antonio SiqueiraSerran, Nivaldo VicençottoFerreira, Elnatan ChagasUniversidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASBertone, Osvaldo Hugo20052005-06-28T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf102p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1603672BERTONE, Osvaldo Hugo. Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario. 2005. 102p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1603672. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/381895porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T04:41:21Zoai::381895Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T04:41:21Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
The cyclical register for MVL circuits (Multi-valued logic) and quaternary multiplier
title Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
spellingShingle Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
Bertone, Osvaldo Hugo
Lógica a multiplos valores
Eletrônica digital
MVL logic
Multi-valued logic
Cyclical register
title_short Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
title_full Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
title_fullStr Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
title_full_unstemmed Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
title_sort Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario
author Bertone, Osvaldo Hugo
author_facet Bertone, Osvaldo Hugo
author_role author
dc.contributor.none.fl_str_mv Jorge, Alberto Martins, 1943-2009
Dias, Jose Antonio Siqueira
Serran, Nivaldo Vicençotto
Ferreira, Elnatan Chagas
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Bertone, Osvaldo Hugo
dc.subject.por.fl_str_mv Lógica a multiplos valores
Eletrônica digital
MVL logic
Multi-valued logic
Cyclical register
topic Lógica a multiplos valores
Eletrônica digital
MVL logic
Multi-valued logic
Cyclical register
description Orientador: Alberto Martins Jorge
publishDate 2005
dc.date.none.fl_str_mv 2005
2005-06-28T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1603672
BERTONE, Osvaldo Hugo. Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario. 2005. 102p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1603672. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
BERTONE, Osvaldo Hugo. Proposta de um registrador ciclico para logica multi-valores e aplicação em um multiplicador quaternario. 2005. 102p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1603672. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1603672
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/381895
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
102p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188953905954816

Registros relacionados