Viabilizando a simulação multi-threaded para modelos escritos em SystemC

Detalhes bibliográficos
Autor(a) principal: Faveri, Rodrigo Richard Cantos
Data de Publicação: 2010
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1614707
Resumo: Orientadores: Sandro Rigo, Rodolfo Jardim de Azevedo
id UNICAMP-30_27461088a2c4ccc9be4f30065524f612
oai_identifier_str oai::787681
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Viabilizando a simulação multi-threaded para modelos escritos em SystemCEnabling the multi-threaded simulation for models written in SystemCSystemCMultiprocessadoresSimulação (Computadores)Hardware - ArquiteturaSystemCMultiprocessorsComputer simulationHardware (Architecture)Orientadores: Sandro Rigo, Rodolfo Jardim de AzevedoDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de ComputaçãoResumo: SystemC é uma linguagem de desenvolvimento de sistemas de hardware como, por exemplo, os modelos arquiteturais SoC (Systems-on-Chip) e, em conjunto com a biblioteca e metodologia TLM (Transacüon Levei Modeling), oferece a infraestrutura de simulação necessária capaz de realizar a simulação de software e hardware rapidamente em um alto nível de abstração. O seu núcleo de simulação foi construído como uma cadeia de threads, que são executadas uma por vez. Sendo assim, essa modelagem do núcleo de simulação do SystemC não é capaz de se beneficiar dos recursos oferecidos pelos novos processadores com mais de um núcleo de processamento, para obter ganhos de desempenho de simulação. Com o aumento da complexidade dos projetos de circuitos eletrônicos e a diminuição dos prazos para que um produto de SoC se torne comercial, o desempenho das simulações se tornou essencial. No presente trabalho, apresenta uma nova versão do SystemC capaz de executar em processadores multinúcleos com ganhos de desempenho de 2,üx à 22,029x à versão original em máquinas de 4 e 12 núcleos de processamento simulando plataformas contendo de 4 a 64 threads. Além disso, também foram realizadas mudanças nas interfaces TLM, para que a sincronização dos processos paralelos seja independente dos eventos hoje presentes no SystemC e, devido às alterações no núcleo de simulação do SystemC, a linguagem de descrição de arquitetura ArchC também foi adaptada para conseguir executar em um ambiente paralelo de simulaçãoAbstract: SystemC is a modeling language for development of hardware systems, such SoCs (Systems-on-Chip) architectural models, and integrated with the methodology and library TLM (Transaction Level Modeling), it offers the required simulation platform infrastructure capable to simulate software and hardware in a fast way at different abstration levels. However, its single thread simulation kernel prevents it from utilizing the potential computing power of multi-core machines to speed up the simulation. With the complexity and the functionality of new circuits and applications size increasing and the time-to-market becoming shorter, the simulation speed-up is essential. In the present work, we introduce a new SystemC version, able to perform in multi-core machines and, consequently, with performance gains of 2.Ox to 22.029x to the original version on machines with 4 and 12 cores simulating platforms with 4 to 64 threads. Furthermore, changes were made on the TLM interfaces for parallel process can synchronize independently of SystemC events, and because the changes in the SystemC simulation kernel, Archc also had to be adapted for execute in a parallel simulation environmentMestradoMestre em Ciência da Computação[s.n.]Rigo, Sandro, 1975-Azevedo, Rodolfo Jardim de, 1974-Hexsel, Roberto AndreCentoducatte, Paulo CesarUniversidade Estadual de Campinas. Instituto de ComputaçãoPrograma de Pós-Graduação em Ciência da ComputaçãoUNIVERSIDADE ESTADUAL DE CAMPINASFaveri, Rodrigo Richard Cantos2010info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf110 p. : il.https://hdl.handle.net/20.500.12733/1614707FAVERI, Rodrigo Richard Cantos. Viabilizando a simulação multi-threaded para modelos escritos em SystemC. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1614707. Acesso em: 15 mai. 2024.https://repositorio.unicamp.br/acervo/detalhe/787681porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T06:11:37Zoai::787681Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T06:11:37Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Viabilizando a simulação multi-threaded para modelos escritos em SystemC
Enabling the multi-threaded simulation for models written in SystemC
title Viabilizando a simulação multi-threaded para modelos escritos em SystemC
spellingShingle Viabilizando a simulação multi-threaded para modelos escritos em SystemC
Faveri, Rodrigo Richard Cantos
SystemC
Multiprocessadores
Simulação (Computadores)
Hardware - Arquitetura
SystemC
Multiprocessors
Computer simulation
Hardware (Architecture)
title_short Viabilizando a simulação multi-threaded para modelos escritos em SystemC
title_full Viabilizando a simulação multi-threaded para modelos escritos em SystemC
title_fullStr Viabilizando a simulação multi-threaded para modelos escritos em SystemC
title_full_unstemmed Viabilizando a simulação multi-threaded para modelos escritos em SystemC
title_sort Viabilizando a simulação multi-threaded para modelos escritos em SystemC
author Faveri, Rodrigo Richard Cantos
author_facet Faveri, Rodrigo Richard Cantos
author_role author
dc.contributor.none.fl_str_mv Rigo, Sandro, 1975-
Azevedo, Rodolfo Jardim de, 1974-
Hexsel, Roberto Andre
Centoducatte, Paulo Cesar
Universidade Estadual de Campinas. Instituto de Computação
Programa de Pós-Graduação em Ciência da Computação
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Faveri, Rodrigo Richard Cantos
dc.subject.por.fl_str_mv SystemC
Multiprocessadores
Simulação (Computadores)
Hardware - Arquitetura
SystemC
Multiprocessors
Computer simulation
Hardware (Architecture)
topic SystemC
Multiprocessadores
Simulação (Computadores)
Hardware - Arquitetura
SystemC
Multiprocessors
Computer simulation
Hardware (Architecture)
description Orientadores: Sandro Rigo, Rodolfo Jardim de Azevedo
publishDate 2010
dc.date.none.fl_str_mv 2010
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1614707
FAVERI, Rodrigo Richard Cantos. Viabilizando a simulação multi-threaded para modelos escritos em SystemC. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1614707. Acesso em: 15 mai. 2024.
url https://hdl.handle.net/20.500.12733/1614707
identifier_str_mv FAVERI, Rodrigo Richard Cantos. Viabilizando a simulação multi-threaded para modelos escritos em SystemC. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1614707. Acesso em: 15 mai. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/787681
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
110 p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1799138479778562048

Registros relacionados