Desenvolvimento de um circuito integrado para testabilidade de placas

Detalhes bibliográficos
Autor(a) principal: Oliveira, Arthur Henrique Cesar de
Data de Publicação: 1990
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1582045
Resumo: Orientador: Carlos I. Z. Mammana
id UNICAMP-30_61185cfea56d53daef5fdcf8767c2120
oai_identifier_str oai::83580
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Desenvolvimento de um circuito integrado para testabilidade de placasCircuitos integradosCircuitos lógicosSistemas eletrônicosTestes elétricosOrientador: Carlos I. Z. MammanaDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia EletricaResumo: Este trabalho de Mestrado em Engenharia Elétrica, trata do desenvolvimento de um circuito integrado modular para ser aplicado no projeto para testabilidade de placas eletrônicas digitais. E um CI programável que visa facilitar a implementação de Scan-Test e Self-Test nas placas. Os capítulos 1, 2 e 3 servem de subsídio para o trabalho, conceituando o problema-teste de circuitos 1ógicos, geração de vetores de teste e projeto para testabilidade. No capítulo 4 é apresentado o projeto do Circuito para Teste Integrado de Placas (CTIP), partindo da especificação, simulação, lay-out, até os testes de validação. No capítulo 5 apresentam-se as conclusões e um exemplo de aplicação do CTIPAbstract: The subject of this Master in Electrical Engineering Thesis is the design of a modular integrated circuit to be used in board design for testability. This IC is programmable and aims to easy implementing PCBoard Scan and Self-Test. Chapters 1, 2 and 3 are subsides for the others, defining the logic circuits testing-problem, test vector generation and design for estability. Chapter 4 presents the design of the Board Testing IC CCTIP), from specification, through simulation, lay-out and testing. Chapter 5 presents conclusions and an application exampleMestradoMestre em Engenharia Elétrica[s.n.]Mammana, Carlos Ignacio Zamitti, 1941-Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia ElétricaPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASOliveira, Arthur Henrique Cesar de19901990-07-30T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf70, 40f. : il.(Broch.)https://hdl.handle.net/20.500.12733/1582045OLIVEIRA, Arthur Henrique Cesar de. Desenvolvimento de um circuito integrado para testabilidade de placas. 1990. 70, 40f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1582045. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/83580porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2022-04-29T16:43:37Zoai::83580Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2022-04-29T16:43:37Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Desenvolvimento de um circuito integrado para testabilidade de placas
title Desenvolvimento de um circuito integrado para testabilidade de placas
spellingShingle Desenvolvimento de um circuito integrado para testabilidade de placas
Oliveira, Arthur Henrique Cesar de
Circuitos integrados
Circuitos lógicos
Sistemas eletrônicos
Testes elétricos
title_short Desenvolvimento de um circuito integrado para testabilidade de placas
title_full Desenvolvimento de um circuito integrado para testabilidade de placas
title_fullStr Desenvolvimento de um circuito integrado para testabilidade de placas
title_full_unstemmed Desenvolvimento de um circuito integrado para testabilidade de placas
title_sort Desenvolvimento de um circuito integrado para testabilidade de placas
author Oliveira, Arthur Henrique Cesar de
author_facet Oliveira, Arthur Henrique Cesar de
author_role author
dc.contributor.none.fl_str_mv Mammana, Carlos Ignacio Zamitti, 1941-
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Oliveira, Arthur Henrique Cesar de
dc.subject.por.fl_str_mv Circuitos integrados
Circuitos lógicos
Sistemas eletrônicos
Testes elétricos
topic Circuitos integrados
Circuitos lógicos
Sistemas eletrônicos
Testes elétricos
description Orientador: Carlos I. Z. Mammana
publishDate 1990
dc.date.none.fl_str_mv 1990
1990-07-30T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1582045
OLIVEIRA, Arthur Henrique Cesar de. Desenvolvimento de um circuito integrado para testabilidade de placas. 1990. 70, 40f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1582045. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
OLIVEIRA, Arthur Henrique Cesar de. Desenvolvimento de um circuito integrado para testabilidade de placas. 1990. 70, 40f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1582045. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1582045
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/83580
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
70, 40f. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188772006330368

Registros relacionados