Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache

Detalhes bibliográficos
Autor(a) principal: Goldstein, Felipe Portavales
Data de Publicação: 2010
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1613644
Resumo: Orientador: Rodolfo Jardim de Azevedo
id UNICAMP-30_6810c5055e359ac97d005432b04466f5
oai_identifier_str oai::779116
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Um modelo de memória transacional para arquiteturas heterogêneas baseado em software CacheA transactional memory model for heterogeneous architectures based in Software CacheMemória cacheMemória hierárquica (Computação)Processadores multicoreArquitetura de computadorTransactional memoryCache memoryHierarchical memory (Computer science)Multicore processorsComputer architectureOrientador: Rodolfo Jardim de AzevedoDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de ComputaçãoResumo: A adoção de processadores com múltiplos núcleos pela indústria, levou à necessidade de novas técnicas para facilitar a programação de software paralelo. A técnica chamada memórias transacionais é uma das mais promissoras. Esta técnica é capaz de executar tarefas concorrentemente de forma otimista, o que permite um bom desempenho. Outra vantagem é que a sua utilização é muito mais simples comparada com a técnica clássica de exclusão mútua. Neste trabalho é proposto o primeiro modelo de memória transacional para arquiteturas híbridas, neste caso a arquitetura alvo é o processador Cell BE. O processador Cell BE é especialmente complexo por causa das dificuldades que a arquitetura deste processador impõe ao programador quando se necessita acessar a memória global compartilhada. O modelo proposto age como uma camada entre o programa e a memória principal, permitindo um acesso transparente aos dados, garantindo coerência e realizando o controle de concorrência de forma automática. O modelo proposto utiliza Software Cache combinado com a memória transacional para facilitar o acesso à memória externa a partir dos SPEs. Ele foi implementado e testado utilizando 8 aplicativos benchmark diferentes, mostrando sua viabilidade para casos de uso reais. Foi feita uma análise detalhada de cada parte da arquitetura proposta com relação ao impacto no desempenho geral do sistema. Este modelo foi capaz de obter um desempenho até duas vezes superior à implementação utilizando um mutex global. As vantagens da utilização se concentram principalmente na facilidade de uso, garantias de coerência e por evitar alguns tipos de bugs que seriam comuns em uma implementação com mutex, como por exemplo dead-locks. Este trabalho obteve o prêmio de melhor artigo no SBAC-PAD 2008Abstract: The adoption of multi-core processors by the industry has pushed towards the development of new techniques to simplify programming parallel software. The technique called transactional memories is one of the most promising. This technique is able to execute multiple tasks concurrently in an optimistic way to achieve a better performance. Another advantage is that the usage of this technique is simpler than the classic mutual exclusion. This work proposes the first transactional memory model for hybrid architectures, in this case the target architecture is the Cell BE processor. The Cell BE is specially complex because of the dificulties when acessing the main shared memory from one of the SPEs. The proposed model acts as a layer between the program running and the main shared memory, allowing transparent access to the data, guaranteeing coherency and automatic concurrency control. The proposed model uses a Software Cache combined with a transactional memory to facilitate the acess to the main memory from the SPEs. This model was implemented and tested using 8 benchmark applications, showing its feasability in real use cases. A detailed analysis of its internal parts has been made to show the impact of each part in the overal system performance. The model was able to achieve a performance up to two times better than a similar implementation using a global mutex. The advantages of this model rely on its usability, coherency guaranty and because it is able to avoid concurrency programming bugs such as dead-lock, which are common in a mutex implementation. This work won the best paper award at SBAC-PAD 2008MestradoArquitetura de ComputadoresMestre em Ciência da Computação[s.n.]Azevedo, Rodolfo Jardim de, 1974-Navaux, Philippe Olivier AlexandreRigo, SandroUniversidade Estadual de Campinas. Instituto de ComputaçãoPrograma de Pós-Graduação em Ciência da ComputaçãoUNIVERSIDADE ESTADUAL DE CAMPINASGoldstein, Felipe Portavales2010info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf78 f. : il.https://hdl.handle.net/20.500.12733/1613644GOLDSTEIN, Felipe Portavales. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache. 2010. 78 f. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1613644. Acesso em: 15 mai. 2024.https://repositorio.unicamp.br/acervo/detalhe/779116porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2022-06-22T16:49:56Zoai::779116Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2022-06-22T16:49:56Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
A transactional memory model for heterogeneous architectures based in Software Cache
title Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
spellingShingle Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
Goldstein, Felipe Portavales
Memória cache
Memória hierárquica (Computação)
Processadores multicore
Arquitetura de computador
Transactional memory
Cache memory
Hierarchical memory (Computer science)
Multicore processors
Computer architecture
title_short Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
title_full Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
title_fullStr Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
title_full_unstemmed Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
title_sort Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache
author Goldstein, Felipe Portavales
author_facet Goldstein, Felipe Portavales
author_role author
dc.contributor.none.fl_str_mv Azevedo, Rodolfo Jardim de, 1974-
Navaux, Philippe Olivier Alexandre
Rigo, Sandro
Universidade Estadual de Campinas. Instituto de Computação
Programa de Pós-Graduação em Ciência da Computação
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Goldstein, Felipe Portavales
dc.subject.por.fl_str_mv Memória cache
Memória hierárquica (Computação)
Processadores multicore
Arquitetura de computador
Transactional memory
Cache memory
Hierarchical memory (Computer science)
Multicore processors
Computer architecture
topic Memória cache
Memória hierárquica (Computação)
Processadores multicore
Arquitetura de computador
Transactional memory
Cache memory
Hierarchical memory (Computer science)
Multicore processors
Computer architecture
description Orientador: Rodolfo Jardim de Azevedo
publishDate 2010
dc.date.none.fl_str_mv 2010
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1613644
GOLDSTEIN, Felipe Portavales. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache. 2010. 78 f. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1613644. Acesso em: 15 mai. 2024.
url https://hdl.handle.net/20.500.12733/1613644
identifier_str_mv GOLDSTEIN, Felipe Portavales. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache. 2010. 78 f. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1613644. Acesso em: 15 mai. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/779116
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
78 f. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1799138475890442240

Registros relacionados