Uma analise dos circuitos de extração de relogio empregando phase-locked loop

Detalhes bibliográficos
Autor(a) principal: Afonso, José Augusto Fernandes, 1951-2018
Data de Publicação: 1983
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1575791
Resumo: Orientador: Danton Soares Arantes
id UNICAMP-30_7457c70fb648b92f0d3f49d6ddeae329
oai_identifier_str oai::35809
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Uma analise dos circuitos de extração de relogio empregando phase-locked loopCircuitos eletrônicosEletrônicaOrientador: Danton Soares ArantesDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de CampinasResumo: Este trabalho estuda a operação de um circuito, empregando PLL (Phase-Locked Loop), para extração de onda de relógio de sinais PNM (Pulse Amplitude Modulation) em banda base, Este circuito utiliza a informação dos instantes de cruzamento de um certo limiar, pelo sinal, para ajustar a fase de um oscilador que determina os instantes de amostragem. O Capítulo 1 é uma breve introdução ao problema de extração de relógio na regeneração de sinais PAM. No Capítulo 2, apos uma descrição do funcionamento, em regime, do circuito proposto, deriva-se um modelo para descrever a fase do sinal de relógio (jitter) em termos espectrais.É apresentada, ainda, uma análise simplificada da acumulação do jitter ao longo de uma cadeia que emprega PLL de segunda ordem. O Capítulo 3 aborda alguns aspectos relacionados ao comportamento transitorio (Aquisição) do PLL e apresenta um tipo de discriminador de freqüências que pode ser incorporado ao circuito' como meio de acelerar a aquisição. Finalmente, no Capitulo 4, procura-se, utilizando resultados dos Capítulos 2 e 3, estabelecer um procedimento simples que leve a um projeto satisfatório de PLL de segunda ordem em extração de relógio. Dois exemplos de implementação, num caso prático, são incluídosAbstract: Not informed.MestradoMestre em Engenharia Elétrica[s.n.]Arantes, Dalton Soares, 1946-Universidade Estadual de Campinas. Faculdade de Engenharia de CampinasPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASAfonso, José Augusto Fernandes, 1951-20181983info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf145f. : il.https://hdl.handle.net/20.500.12733/1575791AFONSO, José Augusto Fernandes. Uma analise dos circuitos de extração de relogio empregando phase-locked loop. 1983. 145f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1575791. Acesso em: 14 mai. 2024.https://repositorio.unicamp.br/acervo/detalhe/35809porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T01:57:29Zoai::35809Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T01:57:29Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Uma analise dos circuitos de extração de relogio empregando phase-locked loop
title Uma analise dos circuitos de extração de relogio empregando phase-locked loop
spellingShingle Uma analise dos circuitos de extração de relogio empregando phase-locked loop
Afonso, José Augusto Fernandes, 1951-2018
Circuitos eletrônicos
Eletrônica
title_short Uma analise dos circuitos de extração de relogio empregando phase-locked loop
title_full Uma analise dos circuitos de extração de relogio empregando phase-locked loop
title_fullStr Uma analise dos circuitos de extração de relogio empregando phase-locked loop
title_full_unstemmed Uma analise dos circuitos de extração de relogio empregando phase-locked loop
title_sort Uma analise dos circuitos de extração de relogio empregando phase-locked loop
author Afonso, José Augusto Fernandes, 1951-2018
author_facet Afonso, José Augusto Fernandes, 1951-2018
author_role author
dc.contributor.none.fl_str_mv Arantes, Dalton Soares, 1946-
Universidade Estadual de Campinas. Faculdade de Engenharia de Campinas
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Afonso, José Augusto Fernandes, 1951-2018
dc.subject.por.fl_str_mv Circuitos eletrônicos
Eletrônica
topic Circuitos eletrônicos
Eletrônica
description Orientador: Danton Soares Arantes
publishDate 1983
dc.date.none.fl_str_mv 1983
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1575791
AFONSO, José Augusto Fernandes. Uma analise dos circuitos de extração de relogio empregando phase-locked loop. 1983. 145f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1575791. Acesso em: 14 mai. 2024.
url https://hdl.handle.net/20.500.12733/1575791
identifier_str_mv AFONSO, José Augusto Fernandes. Uma analise dos circuitos de extração de relogio empregando phase-locked loop. 1983. 145f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1575791. Acesso em: 14 mai. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/35809
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
145f. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1799138278887129088

Registros relacionados