Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores

Detalhes bibliográficos
Autor(a) principal: Zampronho Neto, Fernando
Data de Publicação: 2009
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1611788
Resumo: Orientadores: Jacobus Willibrordus Swart, Jader Alves de Lima Filho
id UNICAMP-30_9bb46c5f947eb06923c35f14d1afcc30
oai_identifier_str oai::480811
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadoresAnalysis, desing and layout of a new voltage regulator circuit topology applied to microprocessorsMicroeletrônicaReguladores de voltagemEletrônica de potênciaCircuitos integradosSistemas eletrônicos analógicosMicroelectronicsVoltage regulatorsElectronic convertersIntegrated circuitsAnalog eletronic systemsOrientadores: Jacobus Willibrordus Swart, Jader Alves de Lima FilhoDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoResumo: Este trabalho tem como objetivo o estudo de uma arquitetura de regulador de tensão do tipo multi-fase para alimentação de microprocessadores, os quais demandam pequena variação em sua tensão, mesmo face aos seus agressivos transitórios de corrente. O estudo engloba a análise, que descreve as vantagens e desvantagens de topologias de reguladores chaveados, o projeto, a simulação, a fabricação e a caracterização experimental do regulador. Na etapa de projeto, uma nova abordagem no dimensionamento do filtro externo LC é apresentada, considerando-se seus respectivos elementos parasitas, a partir da introdução do parâmetro .fator de não idealidade., ou n, que é compreendido no intervalo [0, 1]. Quanto mais n se aproxima da unidade, menores serão os elementos parasitas do filtro, facilitando a escolha dos capacitores e indutores no mercado. Adicionalmente, é proposta uma técnica de projeto do compensador em freqüência, aplicada em topologias realimentadas por tensão. Esta consiste na soma de sua tensão de saída com a diferença de potencial entre dois de seus nós internos, que ocorre apenas durante o transitório de carga, reduzindo o tempo de resposta do regulador. Simulações mostraram uma queda de mais de 25% na ondulação da tensão de carga utilizando esta técnica, em comparação com a solução convencional. O processo, simulador e modelos utilizados neste trabalho são, respectivamente, o AMS H35, PSPICE e Bsim3v3. O layout do regulador foi feito via Mentor Graphics e possui área efetiva de 0,444mm2. A fabricação na foundry AMS foi viabilizada pelo programa multi-usuário da FAPESP. A caracterização experimental compara o tempo de resposta do regulador nas mesmas condições da etapa de simulação. Resultados experimentais indicaram uma redução de 96,1% na ondulação da tensão de carga durante seu transitório de corrente utilizando a técnica proposta, em comparação a solução convencional, validando a nova técnica de projeto do compensador em freqüência. O presente trabalho é concluído enfatizando-se os objetivos alcançados e principais resultados experimentais obtidos, dificuldades de projeto e limitações da arquitetura do regulador chaveado estudadaAbstract: This work aims to study the topology of multi-phase voltage regulators applied to microprocessors, where only tiny variations in the supply voltage are allowed, even when facing aggressive current transients. This study consists in the analysis, which describes the advantages and disadvantages of switched voltage regulator topologies, design, simulation, layout and experimental characterization of the proposed regulator. In the design phase, a new approach in sizing the external LC filter is herein described, considering their stray elements, through the introduction of the .non ideality. parameter, or n, which is valid within interval [0,1]. As more as n approaches unity, less parasitic elements the filter will have, easing the choice of the capacitors and inductors commercially available. In addition to this, a new technique applied to voltage feedback topologies is proposed, which consists in adding the output voltage of the frequency compensator to a voltage between two of its internal nodes. With such an approach, the response time of the regulator to load transients decreases. Simulation results show a reduction over 25% in the output voltage ripple using this new approach, when comparing to the traditional solution. The process, simulator and models used in this work are, respectively, AMS H35, PSPICE and Bsim 3v3. The layout of the regulator was edited through Mentor Graphics, and it has an effective area of 0.444mm2. The fabrication in foundry AMS was done by multi-user program of FAPESP. The experimental characterization compares the response time of the regulator in the same conditions of simulation phase. Experimental results indicated a 96,1% reduction in load voltage ripple during transient, when comparing the purposed technique with the traditional solution, validating the excellent performance of the regulator with the new design technique. This work is concluded by emphasizing the reached objectives and main experimental results reached, design difficulties and limitations of the switched-regulator architecture studiedMestradoEletrônica, Microeletrônica e OptoeletrônicaMestre em Engenharia Elétrica[s.n.]Swart, Jacobus Willibrordus, 1950-Lima Filho, Jader Alves deHaddad, Sandro Augusto PavikDiniz, José AlexandreUniversidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASZampronho Neto, Fernando2009info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf100 p. : il.https://hdl.handle.net/20.500.12733/1611788ZAMPRONHO NETO, Fernando. Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores. 2009. 100 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1611788. Acesso em: 3 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/480811porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2020-07-31T20:47:35Zoai::480811Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2020-07-31T20:47:35Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
Analysis, desing and layout of a new voltage regulator circuit topology applied to microprocessors
title Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
spellingShingle Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
Zampronho Neto, Fernando
Microeletrônica
Reguladores de voltagem
Eletrônica de potência
Circuitos integrados
Sistemas eletrônicos analógicos
Microelectronics
Voltage regulators
Electronic converters
Integrated circuits
Analog eletronic systems
title_short Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
title_full Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
title_fullStr Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
title_full_unstemmed Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
title_sort Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores
author Zampronho Neto, Fernando
author_facet Zampronho Neto, Fernando
author_role author
dc.contributor.none.fl_str_mv Swart, Jacobus Willibrordus, 1950-
Lima Filho, Jader Alves de
Haddad, Sandro Augusto Pavik
Diniz, José Alexandre
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Zampronho Neto, Fernando
dc.subject.por.fl_str_mv Microeletrônica
Reguladores de voltagem
Eletrônica de potência
Circuitos integrados
Sistemas eletrônicos analógicos
Microelectronics
Voltage regulators
Electronic converters
Integrated circuits
Analog eletronic systems
topic Microeletrônica
Reguladores de voltagem
Eletrônica de potência
Circuitos integrados
Sistemas eletrônicos analógicos
Microelectronics
Voltage regulators
Electronic converters
Integrated circuits
Analog eletronic systems
description Orientadores: Jacobus Willibrordus Swart, Jader Alves de Lima Filho
publishDate 2009
dc.date.none.fl_str_mv 2009
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1611788
ZAMPRONHO NETO, Fernando. Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores. 2009. 100 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1611788. Acesso em: 3 set. 2024.
url https://hdl.handle.net/20.500.12733/1611788
identifier_str_mv ZAMPRONHO NETO, Fernando. Analise, projeto e layout de uma topologia de circuito regulador de tensão para aplicação em microprocessadores. 2009. 100 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1611788. Acesso em: 3 set. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/480811
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
100 p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809189028812029952

Registros relacionados