Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz

Detalhes bibliográficos
Autor(a) principal: Souza, Daniel Cardoso de
Data de Publicação: 1998
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1586302
Resumo: Orientador: Luiz Carlos Kretly
id UNICAMP-30_f05afc2c79d2fabc0ace8b870b88c151
oai_identifier_str oai::133029
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHzCircuitos eletrônicos - ProjetosCircuitos integrados digitaisArsenieto de gálioCircuitos integrados de altissima velocidadeOrientador: Luiz Carlos KretlyDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoResumo: A crescente ênfase sobre a operação portátil de computadores e sistemas de telecomunicação prioriza circuitos de baixa potência, ainda que de alta velocidade. As opções tecnológicas existentes para aplicações digitais na faixa de 100MHz até 1 GHz são as famílias ECL em silício, DCFL em arseneto de gálio (GaAs), bem como ASICs CMOS realizados em processos avançados de Si, e somente as duas últimas podem proporcionar baixos consumos de potência. Em GaAs, DCFL é a principal opção de famíliadigital de baixa potência. Neste trabalho, descreve-se o projeto full-custom de um CI divisor de freqüências de módulo variável e contador de década, realizado na família DCFL de GaAs. A topologia deste CI é inteiramente baseada na arquitetura clássica do TTL 7490, que foi escolhida por causa de sua versatilidade, e toda a sua funcionalidade lógica é mantida: o CI proposto pode operar tanto como um contador BCD quanto como um divisor de frequências por N, com N na faixa de 2 até 10. A razão da divisão, N, pode ser configurada unicamente através de conexões diretas entre pinos do CI. Por isso, o CI projetado neste trabalho será referido como o 7490-like. Suas aplicações são em síntese/divisão de frequências, contagem, instrumentação de alta frequência e na composição de circuitos digitais de alta velocidade, podendo-se usá-lo na entrada de outros blocos. ... Observação: O resumo, na íntegra, poderá ser visualizado no texto completo da tese digitalAbstract: The increasing emphasis on the portable operation of computers and communication systems has placed a priority on low-power, yet high-speed, circuits. The existing viable technologies for digital applications in the range fTom100 l Hz up to 1 GHz are Si ECL and GaAs DCFL families, as well as high-speed CMOS ASICs implemented in advanced Si processes, and only the last two options offer low power consumption. In GaAs technology, DCFL is the main choice for a low-power digital family. In this work, a variable modulus frequency divider and decade counter IC was designed in the GaAs DCFL family. This work describes the full-custom design procedures for this IC, starting from its logic design, until the completion of the final layout version. This DCFL counter circuit topology is entirely based upon the classical TTL 7490 architecture, which was chosen because of its versatility, and all its functionality is retained: this IC can operate either as a decade (BCD) counter, or as a frequency divider by N, being N any integer in the range from 2 to 10. The frequency division modulus N can be set solely by means of direct connections between certain IC pins. Therefore, the IC designed in this work will be referred to as the 7490-like. This circuit's usual applications are: frequency synthesis or division, counting, high frequency instrumentation and as a block in the composition of high speed digital circuits; the IC can also be used before the input to other blocks. ... Note: The complete abstract is available with the full electronic digital thesis or dissertationsMestradoMestre em Engenharia Elétrica[s.n.]Kretly, Luiz Carlos, 1950-Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASSouza, Daniel Cardoso de19981998-08-06T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf270p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1586302SOUZA, Daniel Cardoso de. Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz. 1998. 270p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1586302. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/133029porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2014-04-18T11:44:49Zoai::133029Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2014-04-18T11:44:49Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
title Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
spellingShingle Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
Souza, Daniel Cardoso de
Circuitos eletrônicos - Projetos
Circuitos integrados digitais
Arsenieto de gálio
Circuitos integrados de altissima velocidade
title_short Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
title_full Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
title_fullStr Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
title_full_unstemmed Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
title_sort Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz
author Souza, Daniel Cardoso de
author_facet Souza, Daniel Cardoso de
author_role author
dc.contributor.none.fl_str_mv Kretly, Luiz Carlos, 1950-
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Souza, Daniel Cardoso de
dc.subject.por.fl_str_mv Circuitos eletrônicos - Projetos
Circuitos integrados digitais
Arsenieto de gálio
Circuitos integrados de altissima velocidade
topic Circuitos eletrônicos - Projetos
Circuitos integrados digitais
Arsenieto de gálio
Circuitos integrados de altissima velocidade
description Orientador: Luiz Carlos Kretly
publishDate 1998
dc.date.none.fl_str_mv 1998
1998-08-06T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1586302
SOUZA, Daniel Cardoso de. Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz. 1998. 270p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1586302. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
SOUZA, Daniel Cardoso de. Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz. 1998. 270p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1586302. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1586302
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/133029
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
270p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188812695273472

Registros relacionados