Desenvolvimento de arquiteturas digitais para o módulo de transformadas, segundo o padrão HEVC de codificação de vídeo

• Autor(a) principal: Bonatto, Luana Vieira Martinez
• Data de Publicação: 2016
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Repositório Institucional da UNIPAMPA
• Texto Completo: http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4725
• topic: CNPQ::ENGENHARIAS; codificação de vídeo; HEVC; transformadas; DCT; baixo consumo energético; video coding; transforms; DCT; low-power

Com o aumento significativo de tecnologias que fazem uso de vídeo digital, a codificação de vídeo surge dando suporte ao armazenamento e transmissão desse tipo de dado. As técnicas de codificação de vídeo apresentam como objetivo principal, reduzir a representatividade necessária para processar um vídeo, de maneira que esse processo não prejudique a qualidade visual do mesmo. Sendo assim, este trabalho apresenta o desenvolvimento de uma arquitetura para o Módulo de Transformada Discreta do Cosseno (DCT – Discrete Cosine Transform) 1-D (1-Dimensão) do codificador de vídeo digital do padrão H.265 (HEVC). Dessa maneira, esta proposta consiste na implementação de uma estrutura em hardware digital que seja capaz de processar os multi-tamanhos (4x4, 8x8, 16x16 e 32x32) de matrizes residuais, por meio de um desenvolvimento puramente combinacional. Como resultado, busca-se ganho de eficiência energética com a inserção de uma técnica de baixo consumo, baseada na análise do comportamento estatístico do uso das transformadas em sequência reais de vídeo, sem prejuízos consideráveis para o desempenho da arquitetura. Para a validação funcional é utilizado o software ModelSim da Mentor Graphics, e resultados de frequência, área e consumo de energia são obtidos por meio da síntese ASIC para a biblioteca de 65nm da ST, utilizando a ferramenta RTL Compiler da Cadence.