Projeto de uma unidade lógica aritmética

• Autor(a) principal: Badwan, Mohamad El Abd Mohamad
• Data de Publicação: 2012
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Repositório Institucional da UNIPAMPA
• Texto Completo: http://dspace.unipampa.edu.br:8080/jspui/handle/riu/4632
• topic: CNPQ::ENGENHARIAS; ULA; Bloco operativo; Projeto de circuitos integrados; Bit-slice; ALU; Operating block; Integrated circuit design

Neste trabalho é apresentado um estudo de implementação em nível físico do projeto de uma Unidade Lógica Aritmética (ULA) de oito bits, usando a estrutura bit-slice e utilizando a tecnologia CMOS. Dois modelos de mapeamentos lógicos serão realizados e comparados em termos de área de ocupação do circuito, principalmente em relação ao número de transistores utilizados de cada modelo. A preocupação com a área está relacionada ao custo de fabricação do circuito e ao número de circuitos que podem ser fabricados em um mesmo wafer de silício. Adicionalmente a isto, o número de transistores afeta o consumo dinâmico e estático. Este tipo de preocupação é de particular interesse em projetos de dispositivos portáteis que utilizam baterias para o seu uso, pois precisam minimizar o consumo energético. O mapeamento lógico dos circuitos é um aspecto que tem grande impacto na estrutura do circuito. Neste projeto, a implementação inicial da ULA foi realizada com mapeamento para portas NAND. A partir da especificação do projeto para um slice, obtiveram-se as equações lógicas iniciais, que foram minimizadas, fatoradas e decompostas. Posteriormente foi feito o mapeamento para portas NAND e em seguida realizado a geração do layout do circuito com o uso da ferramenta MARTELO. Na segunda etapa, foi realizado o mapeamento do circuito para portas complexas, obtendo-se através da ferramenta ASTRAN o layout do circuito. Nesse processo de definição física do circuito, foram realizadas otimizações em termos de número de transistores, nos diversos níveis do fluxo do projeto.