Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC

Detalhes bibliográficos
Autor(a) principal: Engroff, Alian Moreira
Data de Publicação: 2014
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UNIPAMPA
Texto Completo: http://dspace.unipampa.edu.br/jspui/handle/riu/1066
Resumo: Este trabalho apresenta o desenvolvimento em SystemVerilog, simulação e síntese lógica de um microcontrolador de 16 bits com arquitetura RISC chamado PAMPIUM I. Os tópicos para o desenvolvimento da arquitetura que são detalhados neste trabalho são: Proposta de estrutura básica; Definição das instruções a serem implementadas; Especificação do tamanho da palavra de instrução e os formatos padrões; Especificação das instruções no padrão que serão implementadas; Levantamento do caminho de dados para as instruções dentro da arquitetura básica proposta; Especificação dos blocos funcionais para atenderem aos requisitos do caminho de dados; Implementação em linguagem de hardware e teste de validação funcional dos bloco que compõem a arquitetura do PAMPIUM I; Implementação do caminho de dados final e teste de validação das instruções wm ferramenta Quartus II da Altera; Validação das instruções em FPGA; Testes de aplicação em comunicação com chip ISP1362; Teste de aplicaçaõ no controle de uma porta eletrônica de segurança. O PAMPIUM I é um microcontrolador de 16 bits em arquitetura RISC, com 32 instruções implementadas, dois bancos de registradores com 32 registradores cada, 64 de 16 bits de memória de dados, 8 de 24 bits de memória de programa e duas portas IN/OUT de 16 bits. A síntese em FPGA resulta na utilização de 3336 elementos lógicos e 1536 registradores. As memórias de dados e de programa foram mapeados para a memória da FPGA que resultaram um total de 88 da memória usada. A frequência máxima de clock é de 25.4, sendo que o caminho critico é dado pelas operações envolvendo a ULA. O microcontrolador foi aplicado no controle do ISP1362 e para o projeto de uma porta eletrônica de segurança. Os testes de validação demostraram o correto funcionamento das interfaces de entrada e saída na comunicação com ISP1362, bem como o correto funcionamento do PAMPIUM I como microcontrolador no controle de uma porta de segurança eletrônica.
id UNIP_ae4a1a44b2cfacf487c6573fc5301db3
oai_identifier_str oai:repositorio.unipampa.edu.br:riu/1066
network_acronym_str UNIP
network_name_str Repositório Institucional da UNIPAMPA
repository_id_str
spelling Girardi, Alessandro GonçalvesGhissoni, SidineiEngroff, Alian Moreira2017-02-15T12:05:42Z2017-02-15T12:05:42Z2014ENGROFF, Alian Moreira. Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC. Orientador: Alessandro Gonçalves Girardi. 2014. 148 p. Trabalho de Conclusão de Curso (Bacharel em Engenharia Elétrica) - Universidade Federal do Pampa, Curso de Engenharia Elétrica, Alegrete, 2014.http://dspace.unipampa.edu.br/jspui/handle/riu/1066Este trabalho apresenta o desenvolvimento em SystemVerilog, simulação e síntese lógica de um microcontrolador de 16 bits com arquitetura RISC chamado PAMPIUM I. Os tópicos para o desenvolvimento da arquitetura que são detalhados neste trabalho são: Proposta de estrutura básica; Definição das instruções a serem implementadas; Especificação do tamanho da palavra de instrução e os formatos padrões; Especificação das instruções no padrão que serão implementadas; Levantamento do caminho de dados para as instruções dentro da arquitetura básica proposta; Especificação dos blocos funcionais para atenderem aos requisitos do caminho de dados; Implementação em linguagem de hardware e teste de validação funcional dos bloco que compõem a arquitetura do PAMPIUM I; Implementação do caminho de dados final e teste de validação das instruções wm ferramenta Quartus II da Altera; Validação das instruções em FPGA; Testes de aplicação em comunicação com chip ISP1362; Teste de aplicaçaõ no controle de uma porta eletrônica de segurança. O PAMPIUM I é um microcontrolador de 16 bits em arquitetura RISC, com 32 instruções implementadas, dois bancos de registradores com 32 registradores cada, 64 de 16 bits de memória de dados, 8 de 24 bits de memória de programa e duas portas IN/OUT de 16 bits. A síntese em FPGA resulta na utilização de 3336 elementos lógicos e 1536 registradores. As memórias de dados e de programa foram mapeados para a memória da FPGA que resultaram um total de 88 da memória usada. A frequência máxima de clock é de 25.4, sendo que o caminho critico é dado pelas operações envolvendo a ULA. O microcontrolador foi aplicado no controle do ISP1362 e para o projeto de uma porta eletrônica de segurança. Os testes de validação demostraram o correto funcionamento das interfaces de entrada e saída na comunicação com ISP1362, bem como o correto funcionamento do PAMPIUM I como microcontrolador no controle de uma porta de segurança eletrônica.This work presents the development in SystemVerilog, simulation and logic synthesis of a 16-bit microcontroller with RISC architecture called PAMPIUM I. The topics for the development of architecture that are detailed in this work are: the basic structure; de_nition of instructions to be implemented; specification of the size of the instruction word and standard formats; specification of the instructions to be implemented; creation of the instruction data path within the basic architecture proposed; specification of functional blocks that meet the requirements of the data path; implementation in hardware description language of the functional test validation for each block that compose the architecture of the PAMPIUM I; implementation of the final data path and validation of test instructions in Quartus II tool; test applicaton for communication with an ISP1362 chip; and test application for controlling an electronic security door. The PAMPIUM I is a 16-bit microcontroller RISC architecture, with 32 implemented instructions, two banks of registers each with 32 registers, 64 of 16-bit of data memory, 8 of 24-bit of program memory and two in/out 16-bit ports. The FPGA synthesis results in using 3336 logic elements and 1536 registers. The FPGA synthesis resulted in using 3336 logic elements and 1536 registers. The data memory and program memory are mapped to the FPGA resulting a total of 88 of used memory. The maximum clock frequency is 25.4 ,and the critical path is given by operations involving the ALU. The microcontroller was used to control the ISP1362 and to the design of an electronic security door. Validation tests demonstrated the correct operation of input and output interfaces to communicate with ISP1362, well as the correct functioning of PAMPIUM I like microcontroller to control a security door electronics.porUniversidade Federal do PampaCampus AlegreteAttribution-NonCommercial-NoDerivs 3.0 Brazilhttp://creativecommons.org/licenses/by-nc-nd/3.0/br/info:eu-repo/semantics/openAccessCNPQ::ENGENHARIASMicrocontroladorArquitetura de computadoresElectrical engineeringMicrocontrollerComputer architectureEngenharia elétricaPampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISCinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdfreponame:Repositório Institucional da UNIPAMPAinstname:Universidade Federal do Pampa (UNIPAMPA)instacron:UNIPAMPAORIGINALPampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC.pdfPampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC.pdfapplication/pdf35031023https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/1/Pampium%20I%20-%20Projeto%20e%20implementa%c3%a7%c3%a3o%20de%20um%20microcontrolador%20de%2016%20bits%20em%20arquitetura%20RISC.pdf0392f7c9b31b36e2afc05baf04b1554eMD51CC-LICENSElicense_rdflicense_rdfapplication/rdf+xml; charset=utf-81232https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/2/license_rdf66e71c371cc565284e70f40736c94386MD52LICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/3/license.txt8a4605be74aa9ea9d79846c1fba20a33MD53TEXTPampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC.pdf.txtPampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC.pdf.txtExtracted texttext/plain229733https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/4/Pampium%20I%20-%20Projeto%20e%20implementa%c3%a7%c3%a3o%20de%20um%20microcontrolador%20de%2016%20bits%20em%20arquitetura%20RISC.pdf.txtfc3c2c69e3625a24a10cf35d3489d241MD54riu/10662021-04-15 11:11:45.865oai:repositorio.unipampa.edu.br:riu/1066Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório InstitucionalPUBhttp://dspace.unipampa.edu.br:8080/oai/requestsisbi@unipampa.edu.bropendoar:2021-04-15T14:11:45Repositório Institucional da UNIPAMPA - Universidade Federal do Pampa (UNIPAMPA)false
dc.title.pt_BR.fl_str_mv Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
title Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
spellingShingle Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
Engroff, Alian Moreira
CNPQ::ENGENHARIAS
Electrical engineering
Microcontroller
Computer architecture
Engenharia elétrica
Microcontrolador
Arquitetura de computadores
title_short Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
title_full Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
title_fullStr Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
title_full_unstemmed Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
title_sort Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC
author Engroff, Alian Moreira
author_facet Engroff, Alian Moreira
author_role author
dc.contributor.co-advisor.none.fl_str_mv Ghissoni, Sidinei
dc.contributor.advisor1.fl_str_mv Girardi, Alessandro Gonçalves
dc.contributor.author.fl_str_mv Engroff, Alian Moreira
contributor_str_mv Girardi, Alessandro Gonçalves
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS
topic CNPQ::ENGENHARIAS
Electrical engineering
Microcontroller
Computer architecture
Engenharia elétrica
Microcontrolador
Arquitetura de computadores
dc.subject.eng.fl_str_mv Electrical engineering
Microcontroller
Computer architecture
dc.subject.por.fl_str_mv Engenharia elétrica
dc.subject.keyword.pt_BR.fl_str_mv Microcontrolador
Arquitetura de computadores
description Este trabalho apresenta o desenvolvimento em SystemVerilog, simulação e síntese lógica de um microcontrolador de 16 bits com arquitetura RISC chamado PAMPIUM I. Os tópicos para o desenvolvimento da arquitetura que são detalhados neste trabalho são: Proposta de estrutura básica; Definição das instruções a serem implementadas; Especificação do tamanho da palavra de instrução e os formatos padrões; Especificação das instruções no padrão que serão implementadas; Levantamento do caminho de dados para as instruções dentro da arquitetura básica proposta; Especificação dos blocos funcionais para atenderem aos requisitos do caminho de dados; Implementação em linguagem de hardware e teste de validação funcional dos bloco que compõem a arquitetura do PAMPIUM I; Implementação do caminho de dados final e teste de validação das instruções wm ferramenta Quartus II da Altera; Validação das instruções em FPGA; Testes de aplicação em comunicação com chip ISP1362; Teste de aplicaçaõ no controle de uma porta eletrônica de segurança. O PAMPIUM I é um microcontrolador de 16 bits em arquitetura RISC, com 32 instruções implementadas, dois bancos de registradores com 32 registradores cada, 64 de 16 bits de memória de dados, 8 de 24 bits de memória de programa e duas portas IN/OUT de 16 bits. A síntese em FPGA resulta na utilização de 3336 elementos lógicos e 1536 registradores. As memórias de dados e de programa foram mapeados para a memória da FPGA que resultaram um total de 88 da memória usada. A frequência máxima de clock é de 25.4, sendo que o caminho critico é dado pelas operações envolvendo a ULA. O microcontrolador foi aplicado no controle do ISP1362 e para o projeto de uma porta eletrônica de segurança. Os testes de validação demostraram o correto funcionamento das interfaces de entrada e saída na comunicação com ISP1362, bem como o correto funcionamento do PAMPIUM I como microcontrolador no controle de uma porta de segurança eletrônica.
publishDate 2014
dc.date.issued.fl_str_mv 2014
dc.date.accessioned.fl_str_mv 2017-02-15T12:05:42Z
dc.date.available.fl_str_mv 2017-02-15T12:05:42Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv ENGROFF, Alian Moreira. Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC. Orientador: Alessandro Gonçalves Girardi. 2014. 148 p. Trabalho de Conclusão de Curso (Bacharel em Engenharia Elétrica) - Universidade Federal do Pampa, Curso de Engenharia Elétrica, Alegrete, 2014.
dc.identifier.uri.fl_str_mv http://dspace.unipampa.edu.br/jspui/handle/riu/1066
identifier_str_mv ENGROFF, Alian Moreira. Pampium I - Projeto e implementação de um microcontrolador de 16 bits em arquitetura RISC. Orientador: Alessandro Gonçalves Girardi. 2014. 148 p. Trabalho de Conclusão de Curso (Bacharel em Engenharia Elétrica) - Universidade Federal do Pampa, Curso de Engenharia Elétrica, Alegrete, 2014.
url http://dspace.unipampa.edu.br/jspui/handle/riu/1066
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv Attribution-NonCommercial-NoDerivs 3.0 Brazil
http://creativecommons.org/licenses/by-nc-nd/3.0/br/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Attribution-NonCommercial-NoDerivs 3.0 Brazil
http://creativecommons.org/licenses/by-nc-nd/3.0/br/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal do Pampa
dc.publisher.department.fl_str_mv Campus Alegrete
publisher.none.fl_str_mv Universidade Federal do Pampa
dc.source.none.fl_str_mv reponame:Repositório Institucional da UNIPAMPA
instname:Universidade Federal do Pampa (UNIPAMPA)
instacron:UNIPAMPA
instname_str Universidade Federal do Pampa (UNIPAMPA)
instacron_str UNIPAMPA
institution UNIPAMPA
reponame_str Repositório Institucional da UNIPAMPA
collection Repositório Institucional da UNIPAMPA
bitstream.url.fl_str_mv https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/1/Pampium%20I%20-%20Projeto%20e%20implementa%c3%a7%c3%a3o%20de%20um%20microcontrolador%20de%2016%20bits%20em%20arquitetura%20RISC.pdf
https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/2/license_rdf
https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/3/license.txt
https://repositorio.unipampa.edu.br/jspui/bitstream/riu/1066/4/Pampium%20I%20-%20Projeto%20e%20implementa%c3%a7%c3%a3o%20de%20um%20microcontrolador%20de%2016%20bits%20em%20arquitetura%20RISC.pdf.txt
bitstream.checksum.fl_str_mv 0392f7c9b31b36e2afc05baf04b1554e
66e71c371cc565284e70f40736c94386
8a4605be74aa9ea9d79846c1fba20a33
fc3c2c69e3625a24a10cf35d3489d241
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UNIPAMPA - Universidade Federal do Pampa (UNIPAMPA)
repository.mail.fl_str_mv sisbi@unipampa.edu.br
_version_ 1801849029955420160