AES IP Core: hardware criptográfico

Detalhes bibliográficos
Autor(a) principal: Minervino, Luciano Saade [UNESP]
Data de Publicação: 2016
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UNESP
Texto Completo: http://hdl.handle.net/11449/155266
http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881325.pdf
Resumo: This work developed a FPGA-based cryptographic hardware. The encryption algorithm used was AES-256 implemented in VHDL. The project aimed a balance between hardware footprint and processing speed. Also, through the UART communication and control modules, an interface was created to a personal computer allowing sending files for encryption and decryption
id UNSP_2f9898444e5b8cd7a2addf4831a4e3c6
oai_identifier_str oai:repositorio.unesp.br:11449/155266
network_acronym_str UNSP
network_name_str Repositório Institucional da UNESP
repository_id_str 2946
spelling AES IP Core: hardware criptográficoHardwareCriptografiaInterfaces de usuario (Sistema de computador)This work developed a FPGA-based cryptographic hardware. The encryption algorithm used was AES-256 implemented in VHDL. The project aimed a balance between hardware footprint and processing speed. Also, through the UART communication and control modules, an interface was created to a personal computer allowing sending files for encryption and decryptionNeste trabalho foi desenvolvido um hardware criptográfico em FPGA. O algoritmo de criptografia utilizado foi o AES-256 implementado em VHDL. Na concepção do projeto buscou- se um equilíbrio entre área ocupada de hardware e velocidade de processamento. Também, através da comunicação UART e módulos de controle, foi criada uma interface com um computador pessoal permitindo o envio de arquivos para encriptação e decriptamentoUniversidade Estadual Paulista (Unesp)Mesquita, Leonardo [UNESP]Universidade Estadual Paulista (Unesp)Minervino, Luciano Saade [UNESP]2018-08-30T18:20:54Z2018-08-30T18:20:54Z2016-12-15info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis49 f.application/pdfMINERVINO, Luciano Saade. AES IP Core: hardware criptográfico. 2016. 49 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016.http://hdl.handle.net/11449/155266000881325http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881325.pdf9338079447464341Alephreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESPporinfo:eu-repo/semantics/openAccess2024-07-02T17:52:29Zoai:repositorio.unesp.br:11449/155266Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestopendoar:29462024-08-05T18:01:22.146546Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false
dc.title.none.fl_str_mv AES IP Core: hardware criptográfico
title AES IP Core: hardware criptográfico
spellingShingle AES IP Core: hardware criptográfico
Minervino, Luciano Saade [UNESP]
Hardware
Criptografia
Interfaces de usuario (Sistema de computador)
title_short AES IP Core: hardware criptográfico
title_full AES IP Core: hardware criptográfico
title_fullStr AES IP Core: hardware criptográfico
title_full_unstemmed AES IP Core: hardware criptográfico
title_sort AES IP Core: hardware criptográfico
author Minervino, Luciano Saade [UNESP]
author_facet Minervino, Luciano Saade [UNESP]
author_role author
dc.contributor.none.fl_str_mv Mesquita, Leonardo [UNESP]
Universidade Estadual Paulista (Unesp)
dc.contributor.author.fl_str_mv Minervino, Luciano Saade [UNESP]
dc.subject.por.fl_str_mv Hardware
Criptografia
Interfaces de usuario (Sistema de computador)
topic Hardware
Criptografia
Interfaces de usuario (Sistema de computador)
description This work developed a FPGA-based cryptographic hardware. The encryption algorithm used was AES-256 implemented in VHDL. The project aimed a balance between hardware footprint and processing speed. Also, through the UART communication and control modules, an interface was created to a personal computer allowing sending files for encryption and decryption
publishDate 2016
dc.date.none.fl_str_mv 2016-12-15
2018-08-30T18:20:54Z
2018-08-30T18:20:54Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv MINERVINO, Luciano Saade. AES IP Core: hardware criptográfico. 2016. 49 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016.
http://hdl.handle.net/11449/155266
000881325
http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881325.pdf
9338079447464341
identifier_str_mv MINERVINO, Luciano Saade. AES IP Core: hardware criptográfico. 2016. 49 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016.
000881325
9338079447464341
url http://hdl.handle.net/11449/155266
http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881325.pdf
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 49 f.
application/pdf
dc.publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.source.none.fl_str_mv Aleph
reponame:Repositório Institucional da UNESP
instname:Universidade Estadual Paulista (UNESP)
instacron:UNESP
instname_str Universidade Estadual Paulista (UNESP)
instacron_str UNESP
institution UNESP
reponame_str Repositório Institucional da UNESP
collection Repositório Institucional da UNESP
repository.name.fl_str_mv Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)
repository.mail.fl_str_mv
_version_ 1808128886016311296

Registros relacionados