Estudo dos Modos de Configuração de FPGA
Autor(a) principal: | |
---|---|
Data de Publicação: | 2016 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UNESP |
Texto Completo: | http://hdl.handle.net/11449/155267 http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881352.pdf |
Resumo: | This work shows a study of the FPGA configuration modes from Altera's family CYCLONE IV. The configuration modes allow the FPGA to receive, transmit, process and store data in different ways. The existing configuration modes from the device are Active Serial (AS), Active Parallel (AP), Passive Serial (PS), Fast Passive Parallel (FPP) and Joint Test Action Group (JTAG). In this work, a project pilot was carried out in which is used the JTAG configuration mode targeting to implement a System on Chip (SoC) where we have a processor performing its function in communicating with an additional logic extern to it, being both inserted in the same chip. Also the necessary requirements are presented to a designer perform a FPGA remote configuration from the deepening in the ability of construction of the Nios II processor and its consequent configuration by software with the use of the possible configuration modes which allow this possibility of application, AS and AP |
id |
UNSP_692420771d6b8e0c5a24573c8d02fc5b |
---|---|
oai_identifier_str |
oai:repositorio.unesp.br:11449/155267 |
network_acronym_str |
UNSP |
network_name_str |
Repositório Institucional da UNESP |
repository_id_str |
2946 |
spelling |
Estudo dos Modos de Configuração de FPGACircuitos integradosConfiguraçõesProgramadores de computadorComputer programmersThis work shows a study of the FPGA configuration modes from Altera's family CYCLONE IV. The configuration modes allow the FPGA to receive, transmit, process and store data in different ways. The existing configuration modes from the device are Active Serial (AS), Active Parallel (AP), Passive Serial (PS), Fast Passive Parallel (FPP) and Joint Test Action Group (JTAG). In this work, a project pilot was carried out in which is used the JTAG configuration mode targeting to implement a System on Chip (SoC) where we have a processor performing its function in communicating with an additional logic extern to it, being both inserted in the same chip. Also the necessary requirements are presented to a designer perform a FPGA remote configuration from the deepening in the ability of construction of the Nios II processor and its consequent configuration by software with the use of the possible configuration modes which allow this possibility of application, AS and APEste trabalho mostra um estudo dos modos de configuração de FPGA da família CYCLONE IV do fabricante Altera. Os modos de configuração permitem ao FPGA receber, transmitir, processar e armazenar dados de maneiras diferentes. Os modos de configuração existentes para este modelo do dispositivo são Active Serial (AS), Active Parallel (AP), Passive Serial (PS), Fast Passive Parallel (FPP) e Joint Test Action Group (JTAG). No trabalho, foi realizado um projeto piloto no qual se usa o modo de configuração JTAG visando implementar um sistema (System on Chip - SoC) no qual tem-se um processador desempenhando sua função em comunicação com uma lógica adicional externa a ele, estando ambos inseridos no mesmo chip. Também são apresentados os requisitos necessários para um projetista realizar uma configuração remota do FPGA a partir do aprofundamento na habilidade de construção do processador Nios II e sua consequente configuração via software com a utilização dos possíveis modos de configuração que permitem essa possibilidade de aplicação, AS e APUniversidade Estadual Paulista (Unesp)Mesquita, Leonardo [UNESP]Universidade Estadual Paulista (Unesp)Carbonara, Luigi Pitsch [UNESP]2018-08-30T18:20:54Z2018-08-30T18:20:54Z2016-12-16info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis81 f.application/pdfCARBONARA, Luigi Pitsch. Estudo dos Modos de Configuração de FPGA. 2016. 81 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016.http://hdl.handle.net/11449/155267000881352http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881352.pdf9338079447464341Alephreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESPporinfo:eu-repo/semantics/openAccess2024-07-02T17:50:43Zoai:repositorio.unesp.br:11449/155267Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestopendoar:29462024-08-05T14:37:12.963917Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false |
dc.title.none.fl_str_mv |
Estudo dos Modos de Configuração de FPGA |
title |
Estudo dos Modos de Configuração de FPGA |
spellingShingle |
Estudo dos Modos de Configuração de FPGA Carbonara, Luigi Pitsch [UNESP] Circuitos integrados Configurações Programadores de computador Computer programmers |
title_short |
Estudo dos Modos de Configuração de FPGA |
title_full |
Estudo dos Modos de Configuração de FPGA |
title_fullStr |
Estudo dos Modos de Configuração de FPGA |
title_full_unstemmed |
Estudo dos Modos de Configuração de FPGA |
title_sort |
Estudo dos Modos de Configuração de FPGA |
author |
Carbonara, Luigi Pitsch [UNESP] |
author_facet |
Carbonara, Luigi Pitsch [UNESP] |
author_role |
author |
dc.contributor.none.fl_str_mv |
Mesquita, Leonardo [UNESP] Universidade Estadual Paulista (Unesp) |
dc.contributor.author.fl_str_mv |
Carbonara, Luigi Pitsch [UNESP] |
dc.subject.por.fl_str_mv |
Circuitos integrados Configurações Programadores de computador Computer programmers |
topic |
Circuitos integrados Configurações Programadores de computador Computer programmers |
description |
This work shows a study of the FPGA configuration modes from Altera's family CYCLONE IV. The configuration modes allow the FPGA to receive, transmit, process and store data in different ways. The existing configuration modes from the device are Active Serial (AS), Active Parallel (AP), Passive Serial (PS), Fast Passive Parallel (FPP) and Joint Test Action Group (JTAG). In this work, a project pilot was carried out in which is used the JTAG configuration mode targeting to implement a System on Chip (SoC) where we have a processor performing its function in communicating with an additional logic extern to it, being both inserted in the same chip. Also the necessary requirements are presented to a designer perform a FPGA remote configuration from the deepening in the ability of construction of the Nios II processor and its consequent configuration by software with the use of the possible configuration modes which allow this possibility of application, AS and AP |
publishDate |
2016 |
dc.date.none.fl_str_mv |
2016-12-16 2018-08-30T18:20:54Z 2018-08-30T18:20:54Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
CARBONARA, Luigi Pitsch. Estudo dos Modos de Configuração de FPGA. 2016. 81 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016. http://hdl.handle.net/11449/155267 000881352 http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881352.pdf 9338079447464341 |
identifier_str_mv |
CARBONARA, Luigi Pitsch. Estudo dos Modos de Configuração de FPGA. 2016. 81 f. Trabalho de conclusão de curso (Bacharelado - Engenharia Elétrica) - Universidade Estadual Paulista, Faculdade de Engenharia de Guaratinguetá, 2016. 000881352 9338079447464341 |
url |
http://hdl.handle.net/11449/155267 http://www.athena.biblioteca.unesp.br/exlibris/bd/capelo/2017-03-31/000881352.pdf |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
81 f. application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Estadual Paulista (Unesp) |
publisher.none.fl_str_mv |
Universidade Estadual Paulista (Unesp) |
dc.source.none.fl_str_mv |
Aleph reponame:Repositório Institucional da UNESP instname:Universidade Estadual Paulista (UNESP) instacron:UNESP |
instname_str |
Universidade Estadual Paulista (UNESP) |
instacron_str |
UNESP |
institution |
UNESP |
reponame_str |
Repositório Institucional da UNESP |
collection |
Repositório Institucional da UNESP |
repository.name.fl_str_mv |
Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP) |
repository.mail.fl_str_mv |
|
_version_ |
1808128389030084608 |