Conception de controleurs autotestables pour des hypotheses de pannes analytiques

• Autor(a) principal: Jansch, Ingrid Eleonora Schreiber
• Data de Publicação: 1985
• Tipo de documento: Tese
• Idioma: fra
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
• Texto Completo: http://hdl.handle.net/10183/17850
• topic: Circuits autotestables; Circuits autocontrólables; Contrôleurs; Codes; Conception de contrôleurs; Contrôleurs "Strongly Code Disjoint"; Contrôleurs "Strongly Language Disjoint"; Test (en ligne/hors ligne); Conception VLSI; Microeletrônica; Circuitos : Auto-teste

Dans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la propriété vérifiée est séquentielle. Pour la première, nous examinons la conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celles-ci, et des hypothèses de pannes pouvant survenir dans les systèmes aussi bien que dans quelques structures spécifiques de contrôleurs. Les contróleurs "Strongly Language Disjoint" définis ici component la plus large classe qui, associèe à des circuits "sequentially self-checking", permet au système d'atteindre le "TSC goal" sous certaines hypothèses de pannes. Its conservent la propriété "language-disjoint" même en présence de fautes. Des propositions pour la conception de ces contrôleurs sont également données -nous vérifions la possibilité de les construire à partir de blocs combinatoires. Toutes les considárations pratiques sont basáes sur des hypothèses de pannes analytiques.