Conception de controleurs autotestables pour des hypotheses de pannes analytiques
Autor(a) principal: | |
---|---|
Data de Publicação: | 1985 |
Tipo de documento: | Tese |
Idioma: | fra |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/17850 |
Resumo: | Dans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la propriété vérifiée est séquentielle. Pour la première, nous examinons la conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celles-ci, et des hypothèses de pannes pouvant survenir dans les systèmes aussi bien que dans quelques structures spécifiques de contrôleurs. Les contróleurs "Strongly Language Disjoint" définis ici component la plus large classe qui, associèe à des circuits "sequentially self-checking", permet au système d'atteindre le "TSC goal" sous certaines hypothèses de pannes. Its conservent la propriété "language-disjoint" même en présence de fautes. Des propositions pour la conception de ces contrôleurs sont également données -nous vérifions la possibilité de les construire à partir de blocs combinatoires. Toutes les considárations pratiques sont basáes sur des hypothèses de pannes analytiques. |
id |
URGS_18b2848aa25dcd35812c19c9950b9311 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/17850 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Jansch, Ingrid Eleonora SchreiberInstitut National Polytechnique de GrenobleNão disponível2009-12-12T04:15:05Z1985http://hdl.handle.net/10183/17850000103377Dans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la propriété vérifiée est séquentielle. Pour la première, nous examinons la conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celles-ci, et des hypothèses de pannes pouvant survenir dans les systèmes aussi bien que dans quelques structures spécifiques de contrôleurs. Les contróleurs "Strongly Language Disjoint" définis ici component la plus large classe qui, associèe à des circuits "sequentially self-checking", permet au système d'atteindre le "TSC goal" sous certaines hypothèses de pannes. Its conservent la propriété "language-disjoint" même en présence de fautes. Des propositions pour la conception de ces contrôleurs sont également données -nous vérifions la possibilité de les construire à partir de blocs combinatoires. Toutes les considárations pratiques sont basáes sur des hypothèses de pannes analytiques.application/pdffraCircuits autotestablesCircuits autocontrólablesContrôleursCodesConception de contrôleursContrôleurs "Strongly Code Disjoint"Contrôleurs "Strongly Language Disjoint"Test (en ligne/hors ligne)Conception VLSIMicroeletrônicaCircuitos : Auto-testeConception de controleurs autotestables pour des hypotheses de pannes analytiquesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisInstitut National PolytechniqueGrenoble1985doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000103377.pdf000103377.pdfTexto completo (francês)application/pdf23484174http://www.lume.ufrgs.br/bitstream/10183/17850/1/000103377.pdf31ada643b331a2311a46ae9ce32f86acMD51TEXT000103377.pdf.txt000103377.pdf.txtExtracted Texttext/plain289793http://www.lume.ufrgs.br/bitstream/10183/17850/2/000103377.pdf.txt843b5bdc7c871f3a26fbb510ca430a46MD52THUMBNAIL000103377.pdf.jpg000103377.pdf.jpgGenerated Thumbnailimage/jpeg1781http://www.lume.ufrgs.br/bitstream/10183/17850/3/000103377.pdf.jpgd827ff30cd206b7abf88197474e62a00MD5310183/178502021-05-07 04:50:58.247046oai:www.lume.ufrgs.br:10183/17850Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-07T07:50:58Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
title |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
spellingShingle |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques Jansch, Ingrid Eleonora Schreiber Circuits autotestables Circuits autocontrólables Contrôleurs Codes Conception de contrôleurs Contrôleurs "Strongly Code Disjoint" Contrôleurs "Strongly Language Disjoint" Test (en ligne/hors ligne) Conception VLSI Microeletrônica Circuitos : Auto-teste |
title_short |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
title_full |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
title_fullStr |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
title_full_unstemmed |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
title_sort |
Conception de controleurs autotestables pour des hypotheses de pannes analytiques |
author |
Jansch, Ingrid Eleonora Schreiber |
author_facet |
Jansch, Ingrid Eleonora Schreiber |
author_role |
author |
dc.contributor.other.pt_BR.fl_str_mv |
Institut National Polytechnique de Grenoble |
dc.contributor.author.fl_str_mv |
Jansch, Ingrid Eleonora Schreiber |
dc.contributor.advisor1.fl_str_mv |
Não disponível |
contributor_str_mv |
Não disponível |
dc.subject.fr.fl_str_mv |
Circuits autotestables Circuits autocontrólables Contrôleurs Codes Conception de contrôleurs Contrôleurs "Strongly Code Disjoint" Contrôleurs "Strongly Language Disjoint" Test (en ligne/hors ligne) Conception VLSI |
topic |
Circuits autotestables Circuits autocontrólables Contrôleurs Codes Conception de contrôleurs Contrôleurs "Strongly Code Disjoint" Contrôleurs "Strongly Language Disjoint" Test (en ligne/hors ligne) Conception VLSI Microeletrônica Circuitos : Auto-teste |
dc.subject.por.fl_str_mv |
Microeletrônica Circuitos : Auto-teste |
description |
Dans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la propriété vérifiée est séquentielle. Pour la première, nous examinons la conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celles-ci, et des hypothèses de pannes pouvant survenir dans les systèmes aussi bien que dans quelques structures spécifiques de contrôleurs. Les contróleurs "Strongly Language Disjoint" définis ici component la plus large classe qui, associèe à des circuits "sequentially self-checking", permet au système d'atteindre le "TSC goal" sous certaines hypothèses de pannes. Its conservent la propriété "language-disjoint" même en présence de fautes. Des propositions pour la conception de ces contrôleurs sont également données -nous vérifions la possibilité de les construire à partir de blocs combinatoires. Toutes les considárations pratiques sont basáes sur des hypothèses de pannes analytiques. |
publishDate |
1985 |
dc.date.issued.fl_str_mv |
1985 |
dc.date.accessioned.fl_str_mv |
2009-12-12T04:15:05Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/17850 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000103377 |
url |
http://hdl.handle.net/10183/17850 |
identifier_str_mv |
000103377 |
dc.language.iso.fl_str_mv |
fra |
language |
fra |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/17850/1/000103377.pdf http://www.lume.ufrgs.br/bitstream/10183/17850/2/000103377.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/17850/3/000103377.pdf.jpg |
bitstream.checksum.fl_str_mv |
31ada643b331a2311a46ae9ce32f86ac 843b5bdc7c871f3a26fbb510ca430a46 d827ff30cd206b7abf88197474e62a00 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085161404989440 |