Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP
Autor(a) principal: | |
---|---|
Data de Publicação: | 2002 |
Tipo de documento: | Tese |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/2597 |
Resumo: | Este trabalho tem como foco a aplicação de técnicas de otimização de potência no alto nível de abstração para circuitos CMOS, e em particular no nível arquitetural e de transferência de registrados (Register Transfer Leve - RTL). Diferentes arquiteturas para projetos especificos de algorítmos de filtros FIR e transformada rápida de Fourier (FFT) são implementadas e comparadas. O objetivo é estabelecer uma metodologia de projeto para baixa potência neste nível de abstração. As técnicas de redução de potência abordadas tem por obetivo a redução da atividade de chaveamento através das técnicas de exploração arquitetural e codificação de dados. Um dos métodos de baixa potência que tem sido largamente utilizado é a codificação de dados para a redução da atividade de chaveamento em barramentos. Em nosso trabalho, é investigado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operam diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chavemanto nos barramentos de dados mas também a minimização da complexidade da lógica combinacional dos módulos. Nos algorítmos de filtros FIR e FFT, a representação dos números em complemento de 2 é a forma mais utilizada para codificação de operandos com sinal. Neste trabalho, apresenta-se uma nova arquitetura para operações com sinal que mantém a mesma regularidade um multiplicador array convencional. Essa arquitetura pode operar com números na base 2m, o que permite a redução do número de linhas de produtos parciais, tendo-se desta forma, ganhos significativos em desempenho e redução de potência. A estratégia proposta apresenta resultados significativamente melhores em relação ao estado da arte. A flexibilidade da arquitetura proposta permite a construção de multiplicadores com diferentes valores de m. Dada a natureza dos algoritmos de filtro FIR e FFT, que envolvem o produto de dados por apropriados coeficientes, procura-se explorar o ordenamento ótimo destes coeficientes nos sentido de minimizar o consumo de potência das arquiteturas implementadas. |
id |
URGS_5b94ffefba543b85a97aa328963d84e7 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/2597 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Costa, Eduardo Antonio Cesar daBampi, SergioMonteiro, José Carlos Alves Pereira2007-06-06T17:22:52Z2002http://hdl.handle.net/10183/2597000373353Este trabalho tem como foco a aplicação de técnicas de otimização de potência no alto nível de abstração para circuitos CMOS, e em particular no nível arquitetural e de transferência de registrados (Register Transfer Leve - RTL). Diferentes arquiteturas para projetos especificos de algorítmos de filtros FIR e transformada rápida de Fourier (FFT) são implementadas e comparadas. O objetivo é estabelecer uma metodologia de projeto para baixa potência neste nível de abstração. As técnicas de redução de potência abordadas tem por obetivo a redução da atividade de chaveamento através das técnicas de exploração arquitetural e codificação de dados. Um dos métodos de baixa potência que tem sido largamente utilizado é a codificação de dados para a redução da atividade de chaveamento em barramentos. Em nosso trabalho, é investigado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operam diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chavemanto nos barramentos de dados mas também a minimização da complexidade da lógica combinacional dos módulos. Nos algorítmos de filtros FIR e FFT, a representação dos números em complemento de 2 é a forma mais utilizada para codificação de operandos com sinal. Neste trabalho, apresenta-se uma nova arquitetura para operações com sinal que mantém a mesma regularidade um multiplicador array convencional. Essa arquitetura pode operar com números na base 2m, o que permite a redução do número de linhas de produtos parciais, tendo-se desta forma, ganhos significativos em desempenho e redução de potência. A estratégia proposta apresenta resultados significativamente melhores em relação ao estado da arte. A flexibilidade da arquitetura proposta permite a construção de multiplicadores com diferentes valores de m. Dada a natureza dos algoritmos de filtro FIR e FFT, que envolvem o produto de dados por apropriados coeficientes, procura-se explorar o ordenamento ótimo destes coeficientes nos sentido de minimizar o consumo de potência das arquiteturas implementadas.application/pdfporMicroeletrônicaCircuitos digitaisConsumo : PotenciaOperadores aritméticos de baixo consumo para arquiteturas de circuitos DSPinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2002doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000373353.pdf000373353.pdfTexto completoapplication/pdf1704761http://www.lume.ufrgs.br/bitstream/10183/2597/1/000373353.pdfebb7aefef6187308ef11554636b10f83MD51TEXT000373353.pdf.txt000373353.pdf.txtExtracted Texttext/plain1165640http://www.lume.ufrgs.br/bitstream/10183/2597/2/000373353.pdf.txt674dcbf8a121d2f2669be5f5822b8d3fMD52THUMBNAIL000373353.pdf.jpg000373353.pdf.jpgGenerated Thumbnailimage/jpeg1111http://www.lume.ufrgs.br/bitstream/10183/2597/3/000373353.pdf.jpgaa913f3a84d6863210848a907680cab0MD5310183/25972018-10-15 09:08:20.455oai:www.lume.ufrgs.br:10183/2597Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-15T12:08:20Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
title |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
spellingShingle |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP Costa, Eduardo Antonio Cesar da Microeletrônica Circuitos digitais Consumo : Potencia |
title_short |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
title_full |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
title_fullStr |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
title_full_unstemmed |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
title_sort |
Operadores aritméticos de baixo consumo para arquiteturas de circuitos DSP |
author |
Costa, Eduardo Antonio Cesar da |
author_facet |
Costa, Eduardo Antonio Cesar da |
author_role |
author |
dc.contributor.author.fl_str_mv |
Costa, Eduardo Antonio Cesar da |
dc.contributor.advisor1.fl_str_mv |
Bampi, Sergio |
dc.contributor.advisor-co1.fl_str_mv |
Monteiro, José Carlos Alves Pereira |
contributor_str_mv |
Bampi, Sergio Monteiro, José Carlos Alves Pereira |
dc.subject.por.fl_str_mv |
Microeletrônica Circuitos digitais Consumo : Potencia |
topic |
Microeletrônica Circuitos digitais Consumo : Potencia |
description |
Este trabalho tem como foco a aplicação de técnicas de otimização de potência no alto nível de abstração para circuitos CMOS, e em particular no nível arquitetural e de transferência de registrados (Register Transfer Leve - RTL). Diferentes arquiteturas para projetos especificos de algorítmos de filtros FIR e transformada rápida de Fourier (FFT) são implementadas e comparadas. O objetivo é estabelecer uma metodologia de projeto para baixa potência neste nível de abstração. As técnicas de redução de potência abordadas tem por obetivo a redução da atividade de chaveamento através das técnicas de exploração arquitetural e codificação de dados. Um dos métodos de baixa potência que tem sido largamente utilizado é a codificação de dados para a redução da atividade de chaveamento em barramentos. Em nosso trabalho, é investigado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operam diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chavemanto nos barramentos de dados mas também a minimização da complexidade da lógica combinacional dos módulos. Nos algorítmos de filtros FIR e FFT, a representação dos números em complemento de 2 é a forma mais utilizada para codificação de operandos com sinal. Neste trabalho, apresenta-se uma nova arquitetura para operações com sinal que mantém a mesma regularidade um multiplicador array convencional. Essa arquitetura pode operar com números na base 2m, o que permite a redução do número de linhas de produtos parciais, tendo-se desta forma, ganhos significativos em desempenho e redução de potência. A estratégia proposta apresenta resultados significativamente melhores em relação ao estado da arte. A flexibilidade da arquitetura proposta permite a construção de multiplicadores com diferentes valores de m. Dada a natureza dos algoritmos de filtro FIR e FFT, que envolvem o produto de dados por apropriados coeficientes, procura-se explorar o ordenamento ótimo destes coeficientes nos sentido de minimizar o consumo de potência das arquiteturas implementadas. |
publishDate |
2002 |
dc.date.issued.fl_str_mv |
2002 |
dc.date.accessioned.fl_str_mv |
2007-06-06T17:22:52Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/2597 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000373353 |
url |
http://hdl.handle.net/10183/2597 |
identifier_str_mv |
000373353 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/2597/1/000373353.pdf http://www.lume.ufrgs.br/bitstream/10183/2597/2/000373353.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/2597/3/000373353.pdf.jpg |
bitstream.checksum.fl_str_mv |
ebb7aefef6187308ef11554636b10f83 674dcbf8a121d2f2669be5f5822b8d3f aa913f3a84d6863210848a907680cab0 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085018403340288 |