Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico
Autor(a) principal: | |
---|---|
Data de Publicação: | 2001 |
Tipo de documento: | Tese |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/3431 |
Resumo: | Esta tese propõe o desenvolvimento de um método de estimativa de capacitâncias e de potência consumida nos circuitos combinacionais CMOS, no nível de portas lógicas. O objetivo do método é fazer uma previsão do consumo de potência do circuito na fase de projeto lógico, o que permitirá a aplicação de técnicas de redução de potência ou até alteração do projeto antes da geração do seu leiaute. A potência dinâmica consumida por circuitos CMOS depende dos seguintes parâmetros: tensão de alimentação, freqüência de operação, capacitâncias parasitas e atividades de comutação em cada nodo do circuito. A análise desenvolvida na Tese, propõe que a potência seja dividida em duas componentes. A primeira componente está relacionada ao consumo de potência devido às capacitâncias intrínsecas dos transistores, que por sua vez estão relacionadas às dimensões dos transistores. Estas capacitâncias intrínsecas são concentradas nos nodos externos das portas e manifestam-se em função das combinações dos vetores de entrada. A segunda componente está relacionada às interconexões entre as células do circuito. Para esta etapa utiliza-se a estimativa do comprimento médio das interconexões e as dimensões tecnológicas para estimar o consumo de potência. Este comprimento médio é estimado em função do número de transistores e fanout das várias redes do circuito. Na análise que trata das capacitâncias intrínsecas dos transistores os erros encontrados na estimativa da potência dissipada estão no máximo em torno de 11% quando comparados ao SPICE. Já na estimativa das interconexões a comparação feita entre capacitâncias de interconexões estimadas no nível lógico e capacitâncias de interconexões extraídas do leiaute apresentou erros menores que 10%. |
id |
URGS_d88d96affd2f9060a96b55e6047a54bc |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/3431 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Martins, Joao Baptista dos SantosReis, Ricardo Augusto da LuzMonteiro, Jose Carlos2007-06-06T17:28:29Z2001http://hdl.handle.net/10183/3431000400440Esta tese propõe o desenvolvimento de um método de estimativa de capacitâncias e de potência consumida nos circuitos combinacionais CMOS, no nível de portas lógicas. O objetivo do método é fazer uma previsão do consumo de potência do circuito na fase de projeto lógico, o que permitirá a aplicação de técnicas de redução de potência ou até alteração do projeto antes da geração do seu leiaute. A potência dinâmica consumida por circuitos CMOS depende dos seguintes parâmetros: tensão de alimentação, freqüência de operação, capacitâncias parasitas e atividades de comutação em cada nodo do circuito. A análise desenvolvida na Tese, propõe que a potência seja dividida em duas componentes. A primeira componente está relacionada ao consumo de potência devido às capacitâncias intrínsecas dos transistores, que por sua vez estão relacionadas às dimensões dos transistores. Estas capacitâncias intrínsecas são concentradas nos nodos externos das portas e manifestam-se em função das combinações dos vetores de entrada. A segunda componente está relacionada às interconexões entre as células do circuito. Para esta etapa utiliza-se a estimativa do comprimento médio das interconexões e as dimensões tecnológicas para estimar o consumo de potência. Este comprimento médio é estimado em função do número de transistores e fanout das várias redes do circuito. Na análise que trata das capacitâncias intrínsecas dos transistores os erros encontrados na estimativa da potência dissipada estão no máximo em torno de 11% quando comparados ao SPICE. Já na estimativa das interconexões a comparação feita entre capacitâncias de interconexões estimadas no nível lógico e capacitâncias de interconexões extraídas do leiaute apresentou erros menores que 10%.application/pdfporMicroeletrônicaConsumo : PotenciaPortas logicasEstimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógicoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2001doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000400440.pdf000400440.pdfTexto completoapplication/pdf604728http://www.lume.ufrgs.br/bitstream/10183/3431/1/000400440.pdfdfe9fc002611c10efa71abb7dfe81783MD51TEXT000400440.pdf.txt000400440.pdf.txtExtracted Texttext/plain202567http://www.lume.ufrgs.br/bitstream/10183/3431/2/000400440.pdf.txt2cccfb8b5e8dbe93e6e9991c107ae267MD52THUMBNAIL000400440.pdf.jpg000400440.pdf.jpgGenerated Thumbnailimage/jpeg1211http://www.lume.ufrgs.br/bitstream/10183/3431/3/000400440.pdf.jpgde13dcf38e5ff0501829804db942ae31MD5310183/34312018-10-15 09:09:35.1oai:www.lume.ufrgs.br:10183/3431Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-15T12:09:35Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
title |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
spellingShingle |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico Martins, Joao Baptista dos Santos Microeletrônica Consumo : Potencia Portas logicas |
title_short |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
title_full |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
title_fullStr |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
title_full_unstemmed |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
title_sort |
Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico |
author |
Martins, Joao Baptista dos Santos |
author_facet |
Martins, Joao Baptista dos Santos |
author_role |
author |
dc.contributor.author.fl_str_mv |
Martins, Joao Baptista dos Santos |
dc.contributor.advisor1.fl_str_mv |
Reis, Ricardo Augusto da Luz |
dc.contributor.advisor-co1.fl_str_mv |
Monteiro, Jose Carlos |
contributor_str_mv |
Reis, Ricardo Augusto da Luz Monteiro, Jose Carlos |
dc.subject.por.fl_str_mv |
Microeletrônica Consumo : Potencia Portas logicas |
topic |
Microeletrônica Consumo : Potencia Portas logicas |
description |
Esta tese propõe o desenvolvimento de um método de estimativa de capacitâncias e de potência consumida nos circuitos combinacionais CMOS, no nível de portas lógicas. O objetivo do método é fazer uma previsão do consumo de potência do circuito na fase de projeto lógico, o que permitirá a aplicação de técnicas de redução de potência ou até alteração do projeto antes da geração do seu leiaute. A potência dinâmica consumida por circuitos CMOS depende dos seguintes parâmetros: tensão de alimentação, freqüência de operação, capacitâncias parasitas e atividades de comutação em cada nodo do circuito. A análise desenvolvida na Tese, propõe que a potência seja dividida em duas componentes. A primeira componente está relacionada ao consumo de potência devido às capacitâncias intrínsecas dos transistores, que por sua vez estão relacionadas às dimensões dos transistores. Estas capacitâncias intrínsecas são concentradas nos nodos externos das portas e manifestam-se em função das combinações dos vetores de entrada. A segunda componente está relacionada às interconexões entre as células do circuito. Para esta etapa utiliza-se a estimativa do comprimento médio das interconexões e as dimensões tecnológicas para estimar o consumo de potência. Este comprimento médio é estimado em função do número de transistores e fanout das várias redes do circuito. Na análise que trata das capacitâncias intrínsecas dos transistores os erros encontrados na estimativa da potência dissipada estão no máximo em torno de 11% quando comparados ao SPICE. Já na estimativa das interconexões a comparação feita entre capacitâncias de interconexões estimadas no nível lógico e capacitâncias de interconexões extraídas do leiaute apresentou erros menores que 10%. |
publishDate |
2001 |
dc.date.issued.fl_str_mv |
2001 |
dc.date.accessioned.fl_str_mv |
2007-06-06T17:28:29Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/3431 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000400440 |
url |
http://hdl.handle.net/10183/3431 |
identifier_str_mv |
000400440 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/3431/1/000400440.pdf http://www.lume.ufrgs.br/bitstream/10183/3431/2/000400440.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/3431/3/000400440.pdf.jpg |
bitstream.checksum.fl_str_mv |
dfe9fc002611c10efa71abb7dfe81783 2cccfb8b5e8dbe93e6e9991c107ae267 de13dcf38e5ff0501829804db942ae31 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085027811164160 |