Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado

Detalhes bibliográficos
Autor(a) principal: Aita, Andre Luiz
Data de Publicação: 1995
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/25623
Resumo: Este trabalho tem dois propósitos principais. O primeiro compreende o estudo de um equipamento transceptor para viabilizar a transmissão digital de dados duplex a dois fins na malha telefônica comercial instalada. Um estudo inicial da linha de assinante e dos principais métodos de transmissão duplex e realizado. O método de cancelamento de eco e sugerido por conferir ao transceptor melhor desempenho. O transceptor tem a sua estrutura abordada e definida. Além do cancelador, todos os demais circuitos, julgados pelo autor como importantes, são analisados. Dentre os principais estão o codificador 2B1Q, os equalizadores adaptativos e a referencia adaptativa. O segundo propósito compreende o estudo de uma arquitetura capaz de implementar o cancelador do transceptor e sua especificação e simulação. Inicialmente, junto a proposta do equipamento, tipos de canceladores, formas de cancelamento e demais características relacionadas são abordadas. O algoritmo utilizado para a adaptação dos coeficientes e exposto, e, através de simulações, validado. Os problemas decorrentes do use de palavra finita em sistemas digitais sac. considerados. Os procedimentos da operação de cancelamento são especificados e as tarefas distribuídas. Após, finalizando este trabalho, propõe-se a parte operativa, composta por dois processadores, por um banco de registradores e por uma interface de entrada e saída. A arquitetura e descrita em linguagem HDC de descrição de hardware e apos simulada funcionalmente para validação das funções pretendidas. A parte de controle, parcialmente descrita também em HDC, tem algumas características comentadas .
id URGS_690f24402c51c62e3bd3f4048410bf71
oai_identifier_str oai:www.lume.ufrgs.br:10183/25623
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Aita, Andre LuizBampi, SergioRochol, Juergen2010-09-10T04:19:07Z1995http://hdl.handle.net/10183/25623000102571Este trabalho tem dois propósitos principais. O primeiro compreende o estudo de um equipamento transceptor para viabilizar a transmissão digital de dados duplex a dois fins na malha telefônica comercial instalada. Um estudo inicial da linha de assinante e dos principais métodos de transmissão duplex e realizado. O método de cancelamento de eco e sugerido por conferir ao transceptor melhor desempenho. O transceptor tem a sua estrutura abordada e definida. Além do cancelador, todos os demais circuitos, julgados pelo autor como importantes, são analisados. Dentre os principais estão o codificador 2B1Q, os equalizadores adaptativos e a referencia adaptativa. O segundo propósito compreende o estudo de uma arquitetura capaz de implementar o cancelador do transceptor e sua especificação e simulação. Inicialmente, junto a proposta do equipamento, tipos de canceladores, formas de cancelamento e demais características relacionadas são abordadas. O algoritmo utilizado para a adaptação dos coeficientes e exposto, e, através de simulações, validado. Os problemas decorrentes do use de palavra finita em sistemas digitais sac. considerados. Os procedimentos da operação de cancelamento são especificados e as tarefas distribuídas. Após, finalizando este trabalho, propõe-se a parte operativa, composta por dois processadores, por um banco de registradores e por uma interface de entrada e saída. A arquitetura e descrita em linguagem HDC de descrição de hardware e apos simulada funcionalmente para validação das funções pretendidas. A parte de controle, parcialmente descrita também em HDC, tem algumas características comentadas .This work has two main goals. The first one is the study of a transceiver equipment to allow two-wire duplex data digital transmission over the existing telephonic network. An initial study of the subscriber line and of the main duplex transmission methods is done. The echo cancellation method is suggested since higher performance transceiver may be obtained. The structure of the transceiver is considered and defined. Besides the echo canceller, all the others circuits deemed important by the author are analysed. The second goal comprehends the study of an architecture capable of implementing the transceiver echo canceller, and its specification and simulation. Initially, gearing to the equipment proposal, the type of cancellers, ways of cancelling and other related characteristics are approached. The algorithm used for the adaptation of coefficients is exposed and validated through simulations. The problems due to the use of finite word length in digital systems are considered. The cancelling operation procedures are specified and the different tasks are distributed. Finally, at the end of this work, the data path, composed of two processors, of a register bank and of an I/O interface, is proposed. The architecture is described in the HDC hardware description language, and later it is simulated for validation of the proposed functions. The control path, partially described in HDC also, has some of its characteristics addressed.application/pdfporComunicacao : DadosProjeto : Circuitos integradosCancelamento : EcoEcho cancellingAdaptive digital filteringAdaptive equalizationArchitecture of digital systemsEstudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integradoStudy of an echo canceller transceiver and the architectural design of an integrated canceller info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaCurso de Pós-Graduação em Ciência da ComputaçãoPorto Alegre, BR-RS1995mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000102571.pdf000102571.pdfTexto completoapplication/pdf27499090http://www.lume.ufrgs.br/bitstream/10183/25623/1/000102571.pdf35da7a6362d0592bd368c62f64cf2139MD51TEXT000102571.pdf.txt000102571.pdf.txtExtracted Texttext/plain313999http://www.lume.ufrgs.br/bitstream/10183/25623/2/000102571.pdf.txt11431f2eaeeddbd6050dc78330c51a75MD52THUMBNAIL000102571.pdf.jpg000102571.pdf.jpgGenerated Thumbnailimage/jpeg1291http://www.lume.ufrgs.br/bitstream/10183/25623/3/000102571.pdf.jpg8313c789ad43b89fe3cb0f3009384225MD5310183/256232018-10-09 08:33:46.503oai:www.lume.ufrgs.br:10183/25623Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-09T11:33:46Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
dc.title.alternative.en.fl_str_mv Study of an echo canceller transceiver and the architectural design of an integrated canceller
title Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
spellingShingle Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
Aita, Andre Luiz
Comunicacao : Dados
Projeto : Circuitos integrados
Cancelamento : Eco
Echo cancelling
Adaptive digital filtering
Adaptive equalization
Architecture of digital systems
title_short Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
title_full Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
title_fullStr Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
title_full_unstemmed Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
title_sort Estudo de um transceptor com cancelamento de eco e projeto da arquitetura de um cancelador integrado
author Aita, Andre Luiz
author_facet Aita, Andre Luiz
author_role author
dc.contributor.author.fl_str_mv Aita, Andre Luiz
dc.contributor.advisor1.fl_str_mv Bampi, Sergio
dc.contributor.advisor-co1.fl_str_mv Rochol, Juergen
contributor_str_mv Bampi, Sergio
Rochol, Juergen
dc.subject.por.fl_str_mv Comunicacao : Dados
Projeto : Circuitos integrados
Cancelamento : Eco
topic Comunicacao : Dados
Projeto : Circuitos integrados
Cancelamento : Eco
Echo cancelling
Adaptive digital filtering
Adaptive equalization
Architecture of digital systems
dc.subject.eng.fl_str_mv Echo cancelling
Adaptive digital filtering
Adaptive equalization
Architecture of digital systems
description Este trabalho tem dois propósitos principais. O primeiro compreende o estudo de um equipamento transceptor para viabilizar a transmissão digital de dados duplex a dois fins na malha telefônica comercial instalada. Um estudo inicial da linha de assinante e dos principais métodos de transmissão duplex e realizado. O método de cancelamento de eco e sugerido por conferir ao transceptor melhor desempenho. O transceptor tem a sua estrutura abordada e definida. Além do cancelador, todos os demais circuitos, julgados pelo autor como importantes, são analisados. Dentre os principais estão o codificador 2B1Q, os equalizadores adaptativos e a referencia adaptativa. O segundo propósito compreende o estudo de uma arquitetura capaz de implementar o cancelador do transceptor e sua especificação e simulação. Inicialmente, junto a proposta do equipamento, tipos de canceladores, formas de cancelamento e demais características relacionadas são abordadas. O algoritmo utilizado para a adaptação dos coeficientes e exposto, e, através de simulações, validado. Os problemas decorrentes do use de palavra finita em sistemas digitais sac. considerados. Os procedimentos da operação de cancelamento são especificados e as tarefas distribuídas. Após, finalizando este trabalho, propõe-se a parte operativa, composta por dois processadores, por um banco de registradores e por uma interface de entrada e saída. A arquitetura e descrita em linguagem HDC de descrição de hardware e apos simulada funcionalmente para validação das funções pretendidas. A parte de controle, parcialmente descrita também em HDC, tem algumas características comentadas .
publishDate 1995
dc.date.issued.fl_str_mv 1995
dc.date.accessioned.fl_str_mv 2010-09-10T04:19:07Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/25623
dc.identifier.nrb.pt_BR.fl_str_mv 000102571
url http://hdl.handle.net/10183/25623
identifier_str_mv 000102571
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/25623/1/000102571.pdf
http://www.lume.ufrgs.br/bitstream/10183/25623/2/000102571.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/25623/3/000102571.pdf.jpg
bitstream.checksum.fl_str_mv 35da7a6362d0592bd368c62f64cf2139
11431f2eaeeddbd6050dc78330c51a75
8313c789ad43b89fe3cb0f3009384225
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085182282137600

Registros relacionados