Logic synthesis for sequential material implication logic based on resistance switching devices
Autor(a) principal: | |
---|---|
Data de Publicação: | 2017 |
Tipo de documento: | Tese |
Idioma: | eng |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/187889 |
Resumo: | Dispositivos de resistência variável (RSD) são alternativas promissoras para a criação de memórias não voláteis (NVM). Estas memórias também podem influenciar o projeto de circuitos digitais através de “lógica em memória”. Dentre tais paradigmas lógicos está a lógica de implicação material (RSD-IMP). A principal diferença entre RSD-IMP e lógica convencional é que em RSD-IMP as funções Booleanas são computadas através de uma sequência de operações de implicação material (IMP). Tais operações também são chamadas de instruções. Neste sentido, o paralelismo de circuitos digitais convencionais não é observado em RSD-IMP porque uma única instrução é feita por ciclo. Esta tese propõe métodos de síntese lógica para RSD-IMP. Dada uma representação de uma função Booleana, o objetivo é obter uma sequência de operações em RSD-IMP que corresponda a esta função. As métricas para avaliar a qualidade de uma solução são o número de instruções e o número de RSD. Um ponto interessante de RSD-IMP é que, para qualquer função Booleana de n variáveis, existe uma sequência de instruções para esta função que necessita de apenas n+2 RSD. A principal maneira de se obter tal sequência é através de uma forma Booleana recursiva (RBF) correspondente à função alvo. A primeira contribuição deste trabalho é a proposta de um método mais eficiente para sintetizar RBF a partir de soma-de-produtos (SOP). Então, o conceito de RBF é generalizado para soma-de-RBF (SRBF). É demonstrado que SRBF também podem ser diretamente transformadas em uma sequência de instruções que pode ser computada com n+2 RSD. Relaxando a restrição de n+2 RSD para n+k RSD, com ≥2, é possível explorar a classe de RBF fatorada (FRSBR). Finalmente, é discutido o projeto lógico de somadores binários baseados em RSD-IMP. |
id |
URGS_745aa131a435993da8576fdef6406c01 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/187889 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Marranghello, Felipe dos SantosRibas, Renato PerezReis, Andre Inacio2019-01-18T02:31:34Z2017http://hdl.handle.net/10183/187889001083970Dispositivos de resistência variável (RSD) são alternativas promissoras para a criação de memórias não voláteis (NVM). Estas memórias também podem influenciar o projeto de circuitos digitais através de “lógica em memória”. Dentre tais paradigmas lógicos está a lógica de implicação material (RSD-IMP). A principal diferença entre RSD-IMP e lógica convencional é que em RSD-IMP as funções Booleanas são computadas através de uma sequência de operações de implicação material (IMP). Tais operações também são chamadas de instruções. Neste sentido, o paralelismo de circuitos digitais convencionais não é observado em RSD-IMP porque uma única instrução é feita por ciclo. Esta tese propõe métodos de síntese lógica para RSD-IMP. Dada uma representação de uma função Booleana, o objetivo é obter uma sequência de operações em RSD-IMP que corresponda a esta função. As métricas para avaliar a qualidade de uma solução são o número de instruções e o número de RSD. Um ponto interessante de RSD-IMP é que, para qualquer função Booleana de n variáveis, existe uma sequência de instruções para esta função que necessita de apenas n+2 RSD. A principal maneira de se obter tal sequência é através de uma forma Booleana recursiva (RBF) correspondente à função alvo. A primeira contribuição deste trabalho é a proposta de um método mais eficiente para sintetizar RBF a partir de soma-de-produtos (SOP). Então, o conceito de RBF é generalizado para soma-de-RBF (SRBF). É demonstrado que SRBF também podem ser diretamente transformadas em uma sequência de instruções que pode ser computada com n+2 RSD. Relaxando a restrição de n+2 RSD para n+k RSD, com ≥2, é possível explorar a classe de RBF fatorada (FRSBR). Finalmente, é discutido o projeto lógico de somadores binários baseados em RSD-IMP.Resistance switch devices (RSD) are promising alternatives to implement nonvolatile memories (NVM). These memories can also influence the design of digital circuits through logic-in-memory. Among these novel logic paradigms is the material implication (RSD-IMP) logic. The main difference between RSD-IMP logic from conventional digital circuit design is that Boolean functions are evaluated in RSD-IMP logic as a sequence of material implication (IMP) operations, known as instructions. In this sense, the parallelism observed in standard digital design is not obtained because a single IMP operation is performed per cycle. This thesis focuses on logic synthesis methods for RSD-IMP logic. Given a standard description of a Boolean function, the goal is to obtain a sequence of operations in RSD-IMP logic to evaluate the target function. The standard cost metrics are the number of instructions and the number of RSD required. An interesting aspect of RSD-IMP logic is that, for any n-input Boolean function f, there is a sequence of instructions in RSD-IMP that evaluates f using n+2 RSD. The main method to obtain such a sequence of instructions is to synthesize a recursive Boolean form (RBF) for f. The first contribution of this thesis is a more efficient method to synthesize RBF from a sum-of-products (SOP). Moreover, the concept of RBF is generalized to obtain a broader class of expressions that can be transformed into sequence of operations requiring only n+2 RSD. This new class of expressions is named sum-of-RBF (SRBF). Furthermore, the constraint of n+2 RSD is relaxed to allow n+k RSD, where ≥2 is an arbitrary integer. By relaxing this constraint, the class of factored SRBF (FSRBF) is obtained. The number of additional RSD can be controlled by considering the logic depth of FSRBF during the logic synthesis process. Finally, the logic design of binary adders in RSD-IMP logic is discussed.application/pdfengMicroeletrônicaCircuitos digitaisLogic synthesisBoolean functionsDigital circuitsResistance switching devicesMemristorsMaterial implication logicLogic synthesis for sequential material implication logic based on resistance switching devicesSíntese lógica para lógica de implicação sequencial usando dispositivos com resistência variável info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2017doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001083970.pdf.txt001083970.pdf.txtExtracted Texttext/plain239193http://www.lume.ufrgs.br/bitstream/10183/187889/2/001083970.pdf.txtb8b39f06cd67c07e742dc3faca8a3a72MD52ORIGINAL001083970.pdfTexto completo (inglês)application/pdf1885428http://www.lume.ufrgs.br/bitstream/10183/187889/1/001083970.pdf251f8553074800b1d89264c9b9bc95e7MD5110183/1878892021-05-26 04:45:57.624978oai:www.lume.ufrgs.br:10183/187889Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-26T07:45:57Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Logic synthesis for sequential material implication logic based on resistance switching devices |
dc.title.alternative.pt.fl_str_mv |
Síntese lógica para lógica de implicação sequencial usando dispositivos com resistência variável |
title |
Logic synthesis for sequential material implication logic based on resistance switching devices |
spellingShingle |
Logic synthesis for sequential material implication logic based on resistance switching devices Marranghello, Felipe dos Santos Microeletrônica Circuitos digitais Logic synthesis Boolean functions Digital circuits Resistance switching devices Memristors Material implication logic |
title_short |
Logic synthesis for sequential material implication logic based on resistance switching devices |
title_full |
Logic synthesis for sequential material implication logic based on resistance switching devices |
title_fullStr |
Logic synthesis for sequential material implication logic based on resistance switching devices |
title_full_unstemmed |
Logic synthesis for sequential material implication logic based on resistance switching devices |
title_sort |
Logic synthesis for sequential material implication logic based on resistance switching devices |
author |
Marranghello, Felipe dos Santos |
author_facet |
Marranghello, Felipe dos Santos |
author_role |
author |
dc.contributor.author.fl_str_mv |
Marranghello, Felipe dos Santos |
dc.contributor.advisor1.fl_str_mv |
Ribas, Renato Perez |
dc.contributor.advisor-co1.fl_str_mv |
Reis, Andre Inacio |
contributor_str_mv |
Ribas, Renato Perez Reis, Andre Inacio |
dc.subject.por.fl_str_mv |
Microeletrônica Circuitos digitais |
topic |
Microeletrônica Circuitos digitais Logic synthesis Boolean functions Digital circuits Resistance switching devices Memristors Material implication logic |
dc.subject.eng.fl_str_mv |
Logic synthesis Boolean functions Digital circuits Resistance switching devices Memristors Material implication logic |
description |
Dispositivos de resistência variável (RSD) são alternativas promissoras para a criação de memórias não voláteis (NVM). Estas memórias também podem influenciar o projeto de circuitos digitais através de “lógica em memória”. Dentre tais paradigmas lógicos está a lógica de implicação material (RSD-IMP). A principal diferença entre RSD-IMP e lógica convencional é que em RSD-IMP as funções Booleanas são computadas através de uma sequência de operações de implicação material (IMP). Tais operações também são chamadas de instruções. Neste sentido, o paralelismo de circuitos digitais convencionais não é observado em RSD-IMP porque uma única instrução é feita por ciclo. Esta tese propõe métodos de síntese lógica para RSD-IMP. Dada uma representação de uma função Booleana, o objetivo é obter uma sequência de operações em RSD-IMP que corresponda a esta função. As métricas para avaliar a qualidade de uma solução são o número de instruções e o número de RSD. Um ponto interessante de RSD-IMP é que, para qualquer função Booleana de n variáveis, existe uma sequência de instruções para esta função que necessita de apenas n+2 RSD. A principal maneira de se obter tal sequência é através de uma forma Booleana recursiva (RBF) correspondente à função alvo. A primeira contribuição deste trabalho é a proposta de um método mais eficiente para sintetizar RBF a partir de soma-de-produtos (SOP). Então, o conceito de RBF é generalizado para soma-de-RBF (SRBF). É demonstrado que SRBF também podem ser diretamente transformadas em uma sequência de instruções que pode ser computada com n+2 RSD. Relaxando a restrição de n+2 RSD para n+k RSD, com ≥2, é possível explorar a classe de RBF fatorada (FRSBR). Finalmente, é discutido o projeto lógico de somadores binários baseados em RSD-IMP. |
publishDate |
2017 |
dc.date.issued.fl_str_mv |
2017 |
dc.date.accessioned.fl_str_mv |
2019-01-18T02:31:34Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/187889 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001083970 |
url |
http://hdl.handle.net/10183/187889 |
identifier_str_mv |
001083970 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/187889/2/001083970.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/187889/1/001083970.pdf |
bitstream.checksum.fl_str_mv |
b8b39f06cd67c07e742dc3faca8a3a72 251f8553074800b1d89264c9b9bc95e7 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085464052334592 |