Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools
Autor(a) principal: | |
---|---|
Data de Publicação: | 2014 |
Tipo de documento: | Dissertação |
Idioma: | eng |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/147759 |
Resumo: | Esta dissertação de mestrado introduz um conjunto de algoritmos baseados em grafos para a obtenção de circuitos VLSI com um número reduzido de transistores utilziando células simples. Esses algoritmos têm um foco principal na minimização do número de nodos em representações AIG e mapear essa estrutura otimizada utilizando células simples (NAND2 e NOR2) com um número mínimo de inversores. Devido à minimização de nodos, o AIG tem um alto compartilhamento lógico, o que pode derivar circuitos intermediários contendo células com fanouts infactíveis para os nodos tecnológicos atuais. De forma a resolver essas ocorrências, o circuito intermediário é submetido a um algoritmo para limitação de fanout. Os algoritmos propostos foram aplicados num conjunto de circuitos de benchmark e os resultados obtidos mostram a utilidade do método. Os circuitos resultantes tiveram, em média, 32% menos transistores do que as referências anteriores em números de transistores utilizando células simples. Adicionalmente, quando comparando esses resultados com trabalhos que utilizam células complexas, nossos números demonstraram que abordagens anteriores estão algumas vezes longe do número mínimo de transistores que pode ser obtido com o uso eficiente de uma biblioteca reduzida de células, composta por poucas células simples. Os circuitos baseados em células simples obtidos com a aplicação dos algoritmos proposto neste trabalho apresentam um menor número de transistores em muitos casos quando comparados aos resultados previamente publicados utilizando células complexas (CMOS estático e PTL). |
id |
URGS_769d780ef5e59bc3eb1e5988d1051dd7 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/147759 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Matos, Jody Maick Araujo deReis, Andre InacioRibas, Renato Perez2016-08-27T02:16:10Z2014http://hdl.handle.net/10183/147759001000515Esta dissertação de mestrado introduz um conjunto de algoritmos baseados em grafos para a obtenção de circuitos VLSI com um número reduzido de transistores utilziando células simples. Esses algoritmos têm um foco principal na minimização do número de nodos em representações AIG e mapear essa estrutura otimizada utilizando células simples (NAND2 e NOR2) com um número mínimo de inversores. Devido à minimização de nodos, o AIG tem um alto compartilhamento lógico, o que pode derivar circuitos intermediários contendo células com fanouts infactíveis para os nodos tecnológicos atuais. De forma a resolver essas ocorrências, o circuito intermediário é submetido a um algoritmo para limitação de fanout. Os algoritmos propostos foram aplicados num conjunto de circuitos de benchmark e os resultados obtidos mostram a utilidade do método. Os circuitos resultantes tiveram, em média, 32% menos transistores do que as referências anteriores em números de transistores utilizando células simples. Adicionalmente, quando comparando esses resultados com trabalhos que utilizam células complexas, nossos números demonstraram que abordagens anteriores estão algumas vezes longe do número mínimo de transistores que pode ser obtido com o uso eficiente de uma biblioteca reduzida de células, composta por poucas células simples. Os circuitos baseados em células simples obtidos com a aplicação dos algoritmos proposto neste trabalho apresentam um menor número de transistores em muitos casos quando comparados aos resultados previamente publicados utilizando células complexas (CMOS estático e PTL).This master’s thesis introduces a set of graph-based algorithms for obtaining reduced transistor count VLSI circuits using simple cells. These algorithms are mainly focused on minimizing node count in AIG representations and mapping this optimized AIG using simple cells (NAND2 and NOR2) with a minimal number of inverters. Due to the AIG node count minimization, the logic sharing is probably highly present in the optimized AIG, what may derive intermediate circuits containing cells with unfeasible fanout in current technology nodes. In order to fix these occurrences, this intermediate circuit is subjected to an algorithm for fanout limitation. The proposed algorithms were applied over a set of benchmark circuits and the obtained results have shown the usefulness of the method. The circuits generated by the methods proposed herein have, in average, 32% less transistor than the previous reference on transistor count using simple cells. Additionally, when comparing the presented results in terms of transistor count against works advocating for complex cells, our results have demonstrated that previous approaches are sometimes far from the minimum transistor count that can be obtained with the efficient use of a reduced cell library composed by only a few number of simple cells. The simple-cells-based circuits obtained after applying the algorithms proposed herein have presented a lower transistor count in many cases when compared to previously published results using complex (static CMOS and PTL) cells.application/pdfengMicroeletrônicaAlgoritmosVlsi : Circuitos integrados : EletronicaBenchmark circuitsTransistor countLogic synthesisTechnology mappingGraph-based algorithms for transistor count minimization in VLSI circuit EDA toolsAlgoritmos baseados em grafos para minimização de transistors em ferramentas EDA para circuitos VLSI info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2014mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL001000515.pdf001000515.pdfTexto completo (inglês)application/pdf2627210http://www.lume.ufrgs.br/bitstream/10183/147759/1/001000515.pdff17c6285f62038f3a4eeb82086292d79MD51TEXT001000515.pdf.txt001000515.pdf.txtExtracted Texttext/plain156144http://www.lume.ufrgs.br/bitstream/10183/147759/2/001000515.pdf.txtf334a52b82e551db8d4e0c271539a44aMD52THUMBNAIL001000515.pdf.jpg001000515.pdf.jpgGenerated Thumbnailimage/jpeg1081http://www.lume.ufrgs.br/bitstream/10183/147759/3/001000515.pdf.jpg3fe399c163bcb0c07728ed3f70d0e4a5MD5310183/1477592021-05-26 04:39:49.843874oai:www.lume.ufrgs.br:10183/147759Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-26T07:39:49Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
dc.title.alternative.pt.fl_str_mv |
Algoritmos baseados em grafos para minimização de transistors em ferramentas EDA para circuitos VLSI |
title |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
spellingShingle |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools Matos, Jody Maick Araujo de Microeletrônica Algoritmos Vlsi : Circuitos integrados : Eletronica Benchmark circuits Transistor count Logic synthesis Technology mapping |
title_short |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
title_full |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
title_fullStr |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
title_full_unstemmed |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
title_sort |
Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools |
author |
Matos, Jody Maick Araujo de |
author_facet |
Matos, Jody Maick Araujo de |
author_role |
author |
dc.contributor.author.fl_str_mv |
Matos, Jody Maick Araujo de |
dc.contributor.advisor1.fl_str_mv |
Reis, Andre Inacio |
dc.contributor.advisor-co1.fl_str_mv |
Ribas, Renato Perez |
contributor_str_mv |
Reis, Andre Inacio Ribas, Renato Perez |
dc.subject.por.fl_str_mv |
Microeletrônica Algoritmos Vlsi : Circuitos integrados : Eletronica |
topic |
Microeletrônica Algoritmos Vlsi : Circuitos integrados : Eletronica Benchmark circuits Transistor count Logic synthesis Technology mapping |
dc.subject.eng.fl_str_mv |
Benchmark circuits Transistor count Logic synthesis Technology mapping |
description |
Esta dissertação de mestrado introduz um conjunto de algoritmos baseados em grafos para a obtenção de circuitos VLSI com um número reduzido de transistores utilziando células simples. Esses algoritmos têm um foco principal na minimização do número de nodos em representações AIG e mapear essa estrutura otimizada utilizando células simples (NAND2 e NOR2) com um número mínimo de inversores. Devido à minimização de nodos, o AIG tem um alto compartilhamento lógico, o que pode derivar circuitos intermediários contendo células com fanouts infactíveis para os nodos tecnológicos atuais. De forma a resolver essas ocorrências, o circuito intermediário é submetido a um algoritmo para limitação de fanout. Os algoritmos propostos foram aplicados num conjunto de circuitos de benchmark e os resultados obtidos mostram a utilidade do método. Os circuitos resultantes tiveram, em média, 32% menos transistores do que as referências anteriores em números de transistores utilizando células simples. Adicionalmente, quando comparando esses resultados com trabalhos que utilizam células complexas, nossos números demonstraram que abordagens anteriores estão algumas vezes longe do número mínimo de transistores que pode ser obtido com o uso eficiente de uma biblioteca reduzida de células, composta por poucas células simples. Os circuitos baseados em células simples obtidos com a aplicação dos algoritmos proposto neste trabalho apresentam um menor número de transistores em muitos casos quando comparados aos resultados previamente publicados utilizando células complexas (CMOS estático e PTL). |
publishDate |
2014 |
dc.date.issued.fl_str_mv |
2014 |
dc.date.accessioned.fl_str_mv |
2016-08-27T02:16:10Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/147759 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001000515 |
url |
http://hdl.handle.net/10183/147759 |
identifier_str_mv |
001000515 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/147759/1/001000515.pdf http://www.lume.ufrgs.br/bitstream/10183/147759/2/001000515.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/147759/3/001000515.pdf.jpg |
bitstream.checksum.fl_str_mv |
f17c6285f62038f3a4eeb82086292d79 f334a52b82e551db8d4e0c271539a44a 3fe399c163bcb0c07728ed3f70d0e4a5 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1800309092345970688 |