KL-cuts : a new approach for logic synthesis targeting multiple output blocks

Detalhes bibliográficos
Autor(a) principal: Martinello Junior, Osvaldo
Data de Publicação: 2010
Tipo de documento: Dissertação
Idioma: eng
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/26503
Resumo: Esta dissertação introduz o conceito de cortes KL, o que permite controlar tanto o número K de entradas como o número L de saídas em uma região de um circuito. O projeto de um circuito digital pode ser dividido em duas fases: síntese lógica e síntese física. Dentro de síntese lógica, um dos principais passos é o mapeamento tecnológico. Tradicionalmente, o processo de mapeamento tecnológico somente lida com funções de saída única, para a construção de circuitos. O objetivo deste método é explorar o uso de blocos de múltiplas saídas no mapeamento tecnológico. Para prover escalabilidade, o conceito de fatoração de cortes é estendido para os cortes KL. Algoritmos para enumerar esses cortes e também para enumerar alguns subconjuntos de cortes com características específicas são apresentados e os resultados são mostrados. Como exemplos de aplicações práticas, diferentes algoritmos de cobertura são propostos. O algoritmo guloso é uma alternativa simples e produz bons resultados em área, mas é muito restritivo, pois não é factível em mapeamento orientado à atraso. Outro algoritmo de cobertura apresentado é uma extensão do algoritmo de fluxo de área e permite a utilização de cortes com várias saídas, mantendo possível a consideração de outros custos. Um algoritmo de correspondência Booleana que é capaz de lidar com blocos com múltiplas saídas também é descrito. Isso permite a utilização de uma biblioteca padrão com células com mais de uma saída no mapeamento tecnológico. Os resultados mostram a viabilidade e utilidade do método.
id URGS_7b9d4ecd5026e190412cf9205baf017f
oai_identifier_str oai:www.lume.ufrgs.br:10183/26503
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Martinello Junior, OsvaldoRibas, Renato PerezReis, Andre Inacio2010-10-29T11:11:01Z2010http://hdl.handle.net/10183/26503000759632Esta dissertação introduz o conceito de cortes KL, o que permite controlar tanto o número K de entradas como o número L de saídas em uma região de um circuito. O projeto de um circuito digital pode ser dividido em duas fases: síntese lógica e síntese física. Dentro de síntese lógica, um dos principais passos é o mapeamento tecnológico. Tradicionalmente, o processo de mapeamento tecnológico somente lida com funções de saída única, para a construção de circuitos. O objetivo deste método é explorar o uso de blocos de múltiplas saídas no mapeamento tecnológico. Para prover escalabilidade, o conceito de fatoração de cortes é estendido para os cortes KL. Algoritmos para enumerar esses cortes e também para enumerar alguns subconjuntos de cortes com características específicas são apresentados e os resultados são mostrados. Como exemplos de aplicações práticas, diferentes algoritmos de cobertura são propostos. O algoritmo guloso é uma alternativa simples e produz bons resultados em área, mas é muito restritivo, pois não é factível em mapeamento orientado à atraso. Outro algoritmo de cobertura apresentado é uma extensão do algoritmo de fluxo de área e permite a utilização de cortes com várias saídas, mantendo possível a consideração de outros custos. Um algoritmo de correspondência Booleana que é capaz de lidar com blocos com múltiplas saídas também é descrito. Isso permite a utilização de uma biblioteca padrão com células com mais de uma saída no mapeamento tecnológico. Os resultados mostram a viabilidade e utilidade do método.This thesis introduces the concept of KL-feasible cuts, which allows controlling both the number K of inputs and the number L of outputs in a circuit region. The design of a digital circuit can roughly be divided in two phases: logic synthesis and physical synthesis. Within logic synthesis, one of the main steps is the technology mapping. Traditionally, the technology mapping process only handles single output functions, in order to construct circuits. The objective of this method is to explore the use of multiple output blocks on technology mapping. To provide scalability, the concept of factor cuts is extended to KL-cuts. Algorithms for enumerating these cuts and also for enumerating some subsets of cuts with some special characteristics are presented and results are shown. As examples of practical applications, different covering algorithms are proposed. The greedy algorithm is a simple alternative and produces good results in area, but it is too restrictive, as it is not practical in timing oriented mapping. The other covering algorithm presented is an extension to the area flow algorithm and allows cuts with multiple outputs to be used while making possible the control of some other costs. A Boolean matching algorithm that is able to handle multiple output blocks is also described, which permits the use of a standard cell library with more than one output on technology mapping. The results show the viability and usefulness of the method.application/pdfengMicroeletrônica3DTestes : Circuitos integradosCircuitos integradosAIGCut enumerationKL-cutsLogic designLogic synthesisMultiple output blocksTechnology mappingKL-cuts : a new approach for logic synthesis targeting multiple output blocksKL-Cuts: uma nova abordagem para síntese lógica utilizando blocos com múltiplas saídas info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2010mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000759632.pdf000759632.pdfTexto completo (inglês)application/pdf1531975http://www.lume.ufrgs.br/bitstream/10183/26503/1/000759632.pdfd20379779149826f9f87b086a5a046a6MD51TEXT000759632.pdf.txt000759632.pdf.txtExtracted Texttext/plain161747http://www.lume.ufrgs.br/bitstream/10183/26503/2/000759632.pdf.txtc0a40be3f175310f64e439dfbbea8a7aMD52THUMBNAIL000759632.pdf.jpg000759632.pdf.jpgGenerated Thumbnailimage/jpeg1102http://www.lume.ufrgs.br/bitstream/10183/26503/3/000759632.pdf.jpg3ca1f9e428cbfc94643cd27ba208b0b0MD5310183/265032021-05-26 04:34:46.835857oai:www.lume.ufrgs.br:10183/26503Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-26T07:34:46Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv KL-cuts : a new approach for logic synthesis targeting multiple output blocks
dc.title.alternative.pt.fl_str_mv KL-Cuts: uma nova abordagem para síntese lógica utilizando blocos com múltiplas saídas
title KL-cuts : a new approach for logic synthesis targeting multiple output blocks
spellingShingle KL-cuts : a new approach for logic synthesis targeting multiple output blocks
Martinello Junior, Osvaldo
Microeletrônica
3D
Testes : Circuitos integrados
Circuitos integrados
AIG
Cut enumeration
KL-cuts
Logic design
Logic synthesis
Multiple output blocks
Technology mapping
title_short KL-cuts : a new approach for logic synthesis targeting multiple output blocks
title_full KL-cuts : a new approach for logic synthesis targeting multiple output blocks
title_fullStr KL-cuts : a new approach for logic synthesis targeting multiple output blocks
title_full_unstemmed KL-cuts : a new approach for logic synthesis targeting multiple output blocks
title_sort KL-cuts : a new approach for logic synthesis targeting multiple output blocks
author Martinello Junior, Osvaldo
author_facet Martinello Junior, Osvaldo
author_role author
dc.contributor.author.fl_str_mv Martinello Junior, Osvaldo
dc.contributor.advisor1.fl_str_mv Ribas, Renato Perez
dc.contributor.advisor-co1.fl_str_mv Reis, Andre Inacio
contributor_str_mv Ribas, Renato Perez
Reis, Andre Inacio
dc.subject.por.fl_str_mv Microeletrônica
3D
Testes : Circuitos integrados
Circuitos integrados
topic Microeletrônica
3D
Testes : Circuitos integrados
Circuitos integrados
AIG
Cut enumeration
KL-cuts
Logic design
Logic synthesis
Multiple output blocks
Technology mapping
dc.subject.eng.fl_str_mv AIG
Cut enumeration
KL-cuts
Logic design
Logic synthesis
Multiple output blocks
Technology mapping
description Esta dissertação introduz o conceito de cortes KL, o que permite controlar tanto o número K de entradas como o número L de saídas em uma região de um circuito. O projeto de um circuito digital pode ser dividido em duas fases: síntese lógica e síntese física. Dentro de síntese lógica, um dos principais passos é o mapeamento tecnológico. Tradicionalmente, o processo de mapeamento tecnológico somente lida com funções de saída única, para a construção de circuitos. O objetivo deste método é explorar o uso de blocos de múltiplas saídas no mapeamento tecnológico. Para prover escalabilidade, o conceito de fatoração de cortes é estendido para os cortes KL. Algoritmos para enumerar esses cortes e também para enumerar alguns subconjuntos de cortes com características específicas são apresentados e os resultados são mostrados. Como exemplos de aplicações práticas, diferentes algoritmos de cobertura são propostos. O algoritmo guloso é uma alternativa simples e produz bons resultados em área, mas é muito restritivo, pois não é factível em mapeamento orientado à atraso. Outro algoritmo de cobertura apresentado é uma extensão do algoritmo de fluxo de área e permite a utilização de cortes com várias saídas, mantendo possível a consideração de outros custos. Um algoritmo de correspondência Booleana que é capaz de lidar com blocos com múltiplas saídas também é descrito. Isso permite a utilização de uma biblioteca padrão com células com mais de uma saída no mapeamento tecnológico. Os resultados mostram a viabilidade e utilidade do método.
publishDate 2010
dc.date.accessioned.fl_str_mv 2010-10-29T11:11:01Z
dc.date.issued.fl_str_mv 2010
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/26503
dc.identifier.nrb.pt_BR.fl_str_mv 000759632
url http://hdl.handle.net/10183/26503
identifier_str_mv 000759632
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/26503/1/000759632.pdf
http://www.lume.ufrgs.br/bitstream/10183/26503/2/000759632.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/26503/3/000759632.pdf.jpg
bitstream.checksum.fl_str_mv d20379779149826f9f87b086a5a046a6
c0a40be3f175310f64e439dfbbea8a7a
3ca1f9e428cbfc94643cd27ba208b0b0
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085187720052736

Registros relacionados