Synthese topologique de macro-cellules en technologie cmos

Detalhes bibliográficos
Autor(a) principal: Moraes, Fernando Gehm
Data de Publicação: 1994
Tipo de documento: Tese
Idioma: fra
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/17853
Resumo: Les problèmes majeurs de la génération automatique du dessin des masques des circuits intégrés sont la dépendance vis-à-vis des règles de dessin et le dimensionnement correct des transistors. Les méthodes traditionnelles, telles que l'utilisation de cellules pré-caractérisées, manquent de flexibilité, car les portes des bibliothèques (en nombre limité) sont dessinées et dimensionnées (independarnment de l'application) pour une technologie donnée. Les méthodes de synthèse automatique du dessin des masques ont pour but de surmonter ces problèmes. Les techniques les plus couramment utilisées sont le "gate-matrix" et le "linear-matrix". L'indépendance vis-à-vis des règles de dessin est obtenue en utilisant la technique de description symbolique (dessin sous une grille unitaire), et les dimensions des transistors sont définies par le concepteur ou par un outil de dimensionnement. Nous proposons une méthode et un prototype logiciel pour la synthèse automatique des masques, en utilisant le style "linear-matrix multi-bander". La description d'entree du générateur est un fichier format SPICE (au niveau transistor), ce qui permet d'avoir un nombre très élevé de cellules, en particulier les portes complexes (A01), et ainsi avoir une meilleure optimisation lors de la phase d'assignation technologique. Les macro-cellules générées doivent être assemblées afin de réaliser un circuit complet. Deux contraintes supplémentaires sont ainsi imposées au générateur: malléabilité de la forme et position des broches d'entrées/sorties sur la périphérie de la macro-cellule. Les macro-cellules sont assemblées en utilisant un environnement de conception industriel. Les contributions de ce mémoire de doctorat sont d'une part le développement d'un générateur de macro-cellules flexible ayant les caracteristiques d'indépendance aux règles de dessin et d'intégration dans un environnement de macro-cellules, et d'autre part l'étude detailée des paramètres qui déterminent la surface occupée, les performances électriques et la puissance dissipée des macro-cellules générées automatiquement.
id URGS_85325d02029ac3ca39875213d5264f74
oai_identifier_str oai:www.lume.ufrgs.br:10183/17853
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Moraes, Fernando GehmNão disponível2009-12-12T04:15:07Z1994http://hdl.handle.net/10183/17853000059081Les problèmes majeurs de la génération automatique du dessin des masques des circuits intégrés sont la dépendance vis-à-vis des règles de dessin et le dimensionnement correct des transistors. Les méthodes traditionnelles, telles que l'utilisation de cellules pré-caractérisées, manquent de flexibilité, car les portes des bibliothèques (en nombre limité) sont dessinées et dimensionnées (independarnment de l'application) pour une technologie donnée. Les méthodes de synthèse automatique du dessin des masques ont pour but de surmonter ces problèmes. Les techniques les plus couramment utilisées sont le "gate-matrix" et le "linear-matrix". L'indépendance vis-à-vis des règles de dessin est obtenue en utilisant la technique de description symbolique (dessin sous une grille unitaire), et les dimensions des transistors sont définies par le concepteur ou par un outil de dimensionnement. Nous proposons une méthode et un prototype logiciel pour la synthèse automatique des masques, en utilisant le style "linear-matrix multi-bander". La description d'entree du générateur est un fichier format SPICE (au niveau transistor), ce qui permet d'avoir un nombre très élevé de cellules, en particulier les portes complexes (A01), et ainsi avoir une meilleure optimisation lors de la phase d'assignation technologique. Les macro-cellules générées doivent être assemblées afin de réaliser un circuit complet. Deux contraintes supplémentaires sont ainsi imposées au générateur: malléabilité de la forme et position des broches d'entrées/sorties sur la périphérie de la macro-cellule. Les macro-cellules sont assemblées en utilisant un environnement de conception industriel. Les contributions de ce mémoire de doctorat sont d'une part le développement d'un générateur de macro-cellules flexible ayant les caracteristiques d'indépendance aux règles de dessin et d'intégration dans un environnement de macro-cellules, et d'autre part l'étude detailée des paramètres qui déterminent la surface occupée, les performances électriques et la puissance dissipée des macro-cellules générées automatiquement.The main problems of the automatic layout synthesis are the design rules dependence and the transistor sizing. The traditional layout synthesis methods, like standard-cells, are not flexible, since the cells in the libraries are designed and sized for a specific technology. In this way, the designer must change his library at each technology improvement. The automatic layout synthesis methods overcomes these problems (design rules dependence and transistor sizing). Examples of layout styles are gate-matrix and linear-matrix. The technology independence is achieved by symbolic description (layout under an unitary grid), and the transistor sizes are defined by the designer or by a sizing tool. From these two constraints, we develop an automatic layout synthesis tool, using a linear-matrix multi-row layout style. The input description for our tool is a Spice file. This descriptions allows to define a greater number of cells (mainly AOIs gates), resulting a technology mapping with less constraints. The generated macro-cells must be assembled in order to construct a complete circuit. Two additional constraints are then imposed to the generator : variable aspect ratio and placement of the inputs/outputs pins in the macro-cell border. The macro-cells are assembled by an industrial CAD environment. The main contributions of this thesis are the development of a macro-cell generator (with the characteristics of technology independence and easy integration in a macro-cell environment) and the analysis of the parameters playing a role in the area, delay and power consumption.application/pdffraSynthèse automatique du dessin des masques de circuits intégrésAlgorithmes pour la compilation structurellePortes complexes (AOI)Placement-routageCAO micro-électroniqueCircuit intégré spécifique (ASIC), VLSI, CMOSMicroeletrônicaCad : MicroeletronicaSintese automaticaMascara : Circuitos integradosAutomatic layout synthesisAlgorithms for structural synthesisComplex gates (AOIs)Placement and routingCAD for microelectronicsApplication specific integrated circuit (ASIC), VLSI, CMOSSynthese topologique de macro-cellules en technologie cmosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversite Montpellier II. Sciences et Techniques du Languedocmontpellier, fr1994doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000059081.pdf000059081.pdfTexto completo (francês)application/pdf30691368http://www.lume.ufrgs.br/bitstream/10183/17853/1/000059081.pdff4d12a04f1faa79f83f56bfbc1e403b1MD51TEXT000059081.pdf.txt000059081.pdf.txtExtracted Texttext/plain328899http://www.lume.ufrgs.br/bitstream/10183/17853/2/000059081.pdf.txtb930eb03f780b396fc383ddd69ca4fbdMD52THUMBNAIL000059081.pdf.jpg000059081.pdf.jpgGenerated Thumbnailimage/jpeg1820http://www.lume.ufrgs.br/bitstream/10183/17853/3/000059081.pdf.jpg1cd7e69cd658d46d967dc51a209847feMD5310183/178532021-05-07 04:50:03.874333oai:www.lume.ufrgs.br:10183/17853Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-07T07:50:03Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Synthese topologique de macro-cellules en technologie cmos
title Synthese topologique de macro-cellules en technologie cmos
spellingShingle Synthese topologique de macro-cellules en technologie cmos
Moraes, Fernando Gehm
Synthèse automatique du dessin des masques de circuits intégrés
Algorithmes pour la compilation structurelle
Portes complexes (AOI)
Placement-routage
CAO micro-électronique
Circuit intégré spécifique (ASIC), VLSI, CMOS
Microeletrônica
Cad : Microeletronica
Sintese automatica
Mascara : Circuitos integrados
Automatic layout synthesis
Algorithms for structural synthesis
Complex gates (AOIs)
Placement and routing
CAD for microelectronics
Application specific integrated circuit (ASIC), VLSI, CMOS
title_short Synthese topologique de macro-cellules en technologie cmos
title_full Synthese topologique de macro-cellules en technologie cmos
title_fullStr Synthese topologique de macro-cellules en technologie cmos
title_full_unstemmed Synthese topologique de macro-cellules en technologie cmos
title_sort Synthese topologique de macro-cellules en technologie cmos
author Moraes, Fernando Gehm
author_facet Moraes, Fernando Gehm
author_role author
dc.contributor.author.fl_str_mv Moraes, Fernando Gehm
dc.contributor.advisor1.fl_str_mv Não disponível
contributor_str_mv Não disponível
dc.subject.fr.fl_str_mv Synthèse automatique du dessin des masques de circuits intégrés
Algorithmes pour la compilation structurelle
Portes complexes (AOI)
Placement-routage
CAO micro-électronique
Circuit intégré spécifique (ASIC), VLSI, CMOS
topic Synthèse automatique du dessin des masques de circuits intégrés
Algorithmes pour la compilation structurelle
Portes complexes (AOI)
Placement-routage
CAO micro-électronique
Circuit intégré spécifique (ASIC), VLSI, CMOS
Microeletrônica
Cad : Microeletronica
Sintese automatica
Mascara : Circuitos integrados
Automatic layout synthesis
Algorithms for structural synthesis
Complex gates (AOIs)
Placement and routing
CAD for microelectronics
Application specific integrated circuit (ASIC), VLSI, CMOS
dc.subject.por.fl_str_mv Microeletrônica
Cad : Microeletronica
Sintese automatica
Mascara : Circuitos integrados
dc.subject.eng.fl_str_mv Automatic layout synthesis
Algorithms for structural synthesis
Complex gates (AOIs)
Placement and routing
CAD for microelectronics
Application specific integrated circuit (ASIC), VLSI, CMOS
description Les problèmes majeurs de la génération automatique du dessin des masques des circuits intégrés sont la dépendance vis-à-vis des règles de dessin et le dimensionnement correct des transistors. Les méthodes traditionnelles, telles que l'utilisation de cellules pré-caractérisées, manquent de flexibilité, car les portes des bibliothèques (en nombre limité) sont dessinées et dimensionnées (independarnment de l'application) pour une technologie donnée. Les méthodes de synthèse automatique du dessin des masques ont pour but de surmonter ces problèmes. Les techniques les plus couramment utilisées sont le "gate-matrix" et le "linear-matrix". L'indépendance vis-à-vis des règles de dessin est obtenue en utilisant la technique de description symbolique (dessin sous une grille unitaire), et les dimensions des transistors sont définies par le concepteur ou par un outil de dimensionnement. Nous proposons une méthode et un prototype logiciel pour la synthèse automatique des masques, en utilisant le style "linear-matrix multi-bander". La description d'entree du générateur est un fichier format SPICE (au niveau transistor), ce qui permet d'avoir un nombre très élevé de cellules, en particulier les portes complexes (A01), et ainsi avoir une meilleure optimisation lors de la phase d'assignation technologique. Les macro-cellules générées doivent être assemblées afin de réaliser un circuit complet. Deux contraintes supplémentaires sont ainsi imposées au générateur: malléabilité de la forme et position des broches d'entrées/sorties sur la périphérie de la macro-cellule. Les macro-cellules sont assemblées en utilisant un environnement de conception industriel. Les contributions de ce mémoire de doctorat sont d'une part le développement d'un générateur de macro-cellules flexible ayant les caracteristiques d'indépendance aux règles de dessin et d'intégration dans un environnement de macro-cellules, et d'autre part l'étude detailée des paramètres qui déterminent la surface occupée, les performances électriques et la puissance dissipée des macro-cellules générées automatiquement.
publishDate 1994
dc.date.issued.fl_str_mv 1994
dc.date.accessioned.fl_str_mv 2009-12-12T04:15:07Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/17853
dc.identifier.nrb.pt_BR.fl_str_mv 000059081
url http://hdl.handle.net/10183/17853
identifier_str_mv 000059081
dc.language.iso.fl_str_mv fra
language fra
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/17853/1/000059081.pdf
http://www.lume.ufrgs.br/bitstream/10183/17853/2/000059081.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/17853/3/000059081.pdf.jpg
bitstream.checksum.fl_str_mv f4d12a04f1faa79f83f56bfbc1e403b1
b930eb03f780b396fc383ddd69ca4fbd
1cd7e69cd658d46d967dc51a209847fe
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1800308982611443712