Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados

Detalhes bibliográficos
Autor(a) principal: Cardoso, Tiago Muller Gil
Data de Publicação: 2007
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/32859
Resumo: Os ROBDDs são estruturas utilizadas com sucesso em ferramentas de CAD para microeletrônica. Estas estruturas permitem a representação canônica de funções booleanas ao se estabelecer um ordenamento fixo de variáveis. No contexto de um gerador automático de células lógicas para circuitos integrados, os ROBDDs podem servir de base para a derivação de redes de transistores cujo comportamento elétrico equivale ao comportamento lógico de uma função booleana desejada. Nas redes de transistores derivadas de ROBDDs, o posicionamento relativo dos transistores é determinado pelo ordenamento de variáveis. O efeito do reordenamento de transistores já foi estudado na década de noventa e sabe-se de sua influência sobre características de área, atraso e potência de um circuito digital. Entretanto, estes estudos limitam-se à topologia CMOS complementar série/paralelo, que é a topologia de redes de transistores mais comum. Neste trabalho, explora-se o efeito do reordenamento de variáveis nas características de área e atraso de circuitos mapeados com seis famílias lógicas diferentes, cujas células constituem redes de transistores derivadas de ROBDDs. Em geral, os resultados dos experimentos indicam que, para estas famílias lógicas, selecionar ordenamentos, onde transistores controlados por sinais mais críticos posicionam-se relativamente mais próximos à saída da célula, pode levar ao mapeamento de circuitos com atraso 16,4% inferior, em média, ao atraso do circuito equivalente com ordenamentos selecionados para obtenção da menor área possível e ignorando-se os atrasos de chegada nas entradas de uma célula.
id URGS_90aa80017b507b15056c8c0098539af2
oai_identifier_str oai:www.lume.ufrgs.br:10183/32859
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Cardoso, Tiago Muller GilReis, Andre Inacio2011-10-12T01:18:14Z2007http://hdl.handle.net/10183/32859000788074Os ROBDDs são estruturas utilizadas com sucesso em ferramentas de CAD para microeletrônica. Estas estruturas permitem a representação canônica de funções booleanas ao se estabelecer um ordenamento fixo de variáveis. No contexto de um gerador automático de células lógicas para circuitos integrados, os ROBDDs podem servir de base para a derivação de redes de transistores cujo comportamento elétrico equivale ao comportamento lógico de uma função booleana desejada. Nas redes de transistores derivadas de ROBDDs, o posicionamento relativo dos transistores é determinado pelo ordenamento de variáveis. O efeito do reordenamento de transistores já foi estudado na década de noventa e sabe-se de sua influência sobre características de área, atraso e potência de um circuito digital. Entretanto, estes estudos limitam-se à topologia CMOS complementar série/paralelo, que é a topologia de redes de transistores mais comum. Neste trabalho, explora-se o efeito do reordenamento de variáveis nas características de área e atraso de circuitos mapeados com seis famílias lógicas diferentes, cujas células constituem redes de transistores derivadas de ROBDDs. Em geral, os resultados dos experimentos indicam que, para estas famílias lógicas, selecionar ordenamentos, onde transistores controlados por sinais mais críticos posicionam-se relativamente mais próximos à saída da célula, pode levar ao mapeamento de circuitos com atraso 16,4% inferior, em média, ao atraso do circuito equivalente com ordenamentos selecionados para obtenção da menor área possível e ignorando-se os atrasos de chegada nas entradas de uma célula.The ROBDDs are structures that have been successfully used in CAD tools for microelectronics. These structures allow canonical representation of boolean functions when established a fixed variable ordering. In the context of an automatic logic cell generator for integrated circuits, ROBDDs may serve as a base for deriving transistor networks from which electrical behavior is equivalent to the logic behavior of a specified boolean function. With ROBDD derived transistor networks, the relative placement of transistors is determined by variable ordering. The effect of transistor reordering was already studied in the nineties and we know about its influence over area, delay and power characteristics of an integrated circuit. However, these studies were limited to complementary series/parallel CMOS topology, which is the standard for transistor networks topology. In this work, the effect of variable reordering is explored over area and delay characteristics of circuits mapped to six different logic families, where cells are designed with ROBDD derived transistor networks. Experimental results indicate that, in general, placing transistors controlled by the most critical signals closer to cell output may lead to a circuit mapping with an average 16.4% less delay than an equivalent circuit where orderings for smallest possible area are selected and input arrival times of a cell are ignored.application/pdfporMicroeletrônicaCircuitos integradosBBDsBDDsTechnology mappingTransistor reorderingCell generatorExploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integradosExploration of ROBDD reordering on technology mapping for integrated circuits info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2007mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000788074.pdf000788074.pdfTexto completoapplication/pdf2219861http://www.lume.ufrgs.br/bitstream/10183/32859/1/000788074.pdf992355dd8bd3e13fca6eb5191b6c9268MD51TEXT000788074.pdf.txt000788074.pdf.txtExtracted Texttext/plain152178http://www.lume.ufrgs.br/bitstream/10183/32859/2/000788074.pdf.txt97a4a7b193bcee9a10ff47a175558685MD52THUMBNAIL000788074.pdf.jpg000788074.pdf.jpgGenerated Thumbnailimage/jpeg1147http://www.lume.ufrgs.br/bitstream/10183/32859/3/000788074.pdf.jpg75bd8022ede163477c27d850b34af5efMD5310183/328592018-10-11 08:43:50.066oai:www.lume.ufrgs.br:10183/32859Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-11T11:43:50Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
dc.title.alternative.en.fl_str_mv Exploration of ROBDD reordering on technology mapping for integrated circuits
title Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
spellingShingle Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
Cardoso, Tiago Muller Gil
Microeletrônica
Circuitos integrados
BBDs
BDDs
Technology mapping
Transistor reordering
Cell generator
title_short Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
title_full Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
title_fullStr Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
title_full_unstemmed Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
title_sort Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados
author Cardoso, Tiago Muller Gil
author_facet Cardoso, Tiago Muller Gil
author_role author
dc.contributor.author.fl_str_mv Cardoso, Tiago Muller Gil
dc.contributor.advisor1.fl_str_mv Reis, Andre Inacio
contributor_str_mv Reis, Andre Inacio
dc.subject.por.fl_str_mv Microeletrônica
Circuitos integrados
BBDs
topic Microeletrônica
Circuitos integrados
BBDs
BDDs
Technology mapping
Transistor reordering
Cell generator
dc.subject.eng.fl_str_mv BDDs
Technology mapping
Transistor reordering
Cell generator
description Os ROBDDs são estruturas utilizadas com sucesso em ferramentas de CAD para microeletrônica. Estas estruturas permitem a representação canônica de funções booleanas ao se estabelecer um ordenamento fixo de variáveis. No contexto de um gerador automático de células lógicas para circuitos integrados, os ROBDDs podem servir de base para a derivação de redes de transistores cujo comportamento elétrico equivale ao comportamento lógico de uma função booleana desejada. Nas redes de transistores derivadas de ROBDDs, o posicionamento relativo dos transistores é determinado pelo ordenamento de variáveis. O efeito do reordenamento de transistores já foi estudado na década de noventa e sabe-se de sua influência sobre características de área, atraso e potência de um circuito digital. Entretanto, estes estudos limitam-se à topologia CMOS complementar série/paralelo, que é a topologia de redes de transistores mais comum. Neste trabalho, explora-se o efeito do reordenamento de variáveis nas características de área e atraso de circuitos mapeados com seis famílias lógicas diferentes, cujas células constituem redes de transistores derivadas de ROBDDs. Em geral, os resultados dos experimentos indicam que, para estas famílias lógicas, selecionar ordenamentos, onde transistores controlados por sinais mais críticos posicionam-se relativamente mais próximos à saída da célula, pode levar ao mapeamento de circuitos com atraso 16,4% inferior, em média, ao atraso do circuito equivalente com ordenamentos selecionados para obtenção da menor área possível e ignorando-se os atrasos de chegada nas entradas de uma célula.
publishDate 2007
dc.date.issued.fl_str_mv 2007
dc.date.accessioned.fl_str_mv 2011-10-12T01:18:14Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/32859
dc.identifier.nrb.pt_BR.fl_str_mv 000788074
url http://hdl.handle.net/10183/32859
identifier_str_mv 000788074
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/32859/1/000788074.pdf
http://www.lume.ufrgs.br/bitstream/10183/32859/2/000788074.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/32859/3/000788074.pdf.jpg
bitstream.checksum.fl_str_mv 992355dd8bd3e13fca6eb5191b6c9268
97a4a7b193bcee9a10ff47a175558685
75bd8022ede163477c27d850b34af5ef
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085211857223680

Registros relacionados