Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist

Detalhes bibliográficos
Autor(a) principal: Andrade Junior, Antonio de Quadros
Data de Publicação: 2005
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/8296
Resumo: Atualmente, os sistemas eletrônicos integrados seguem o paradigma do projeto baseado em núcleos de hardware. Além de núcleos digitais, tais sistemas podem incluir núcleos analógicos, que, neste caso, dominam os requisitos de teste, como tempo de teste e número adicional de pinos. Consequentemente, há um aumento do custo total de manufatura do dispositivo. O presente trabalho propõe o uso de técnicas de autoteste integrado (BIST) analógico, baseado no reuso de núcleos digitais presentes no mesmo sistema, com objetivo de reduzir os custos relativos ao teste do sistema. Além disso, uma estratégia satisfatória requer um adequado planejamento de teste, de forma a melhor explorar as possibilidades de teste simultâneo de mais de um núcleo e o escalonamento do teste de cada um destes, diminuindo custos associados ao teste. Adaptando uma ferramenta computacional voltada ao planejamento de sistemas compostos exclusivamente de núcleos digitais para o universo dos sistemas mistos e considerando a possibilidade do uso de BIST, pode-se avaliar o impacto da estratégia proposta em termos de tempo de teste, acréscimo de área em virtude das estruturas de teste e pinos extras. Restrições de dissipação de potência também são consideradas. Para validação das hipóteses levantadas, sistemas mistos foram descritos a partir de benchmarks industriais e acadêmicos puramente digitais, através da inclusão de núcleos analógicos. Os resultados obtidos através de simulações com a ferramenta apontam para uma redução no tempo de teste e otimização de custos de pinos e área, além da redução no custo de equipamentos automatizados de teste (ATE), para o caso de teste de produção. Com isso, uma redução no custo total do procedimento de teste de tais sistemas pode ser alcançada.
id URGS_bef390be29db258005941e52e9dba2d9
oai_identifier_str oai:www.lume.ufrgs.br:10183/8296
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Andrade Junior, Antonio de QuadrosLubaszewski, Marcelo Soares2007-06-06T19:14:36Z2005http://hdl.handle.net/10183/8296000572869Atualmente, os sistemas eletrônicos integrados seguem o paradigma do projeto baseado em núcleos de hardware. Além de núcleos digitais, tais sistemas podem incluir núcleos analógicos, que, neste caso, dominam os requisitos de teste, como tempo de teste e número adicional de pinos. Consequentemente, há um aumento do custo total de manufatura do dispositivo. O presente trabalho propõe o uso de técnicas de autoteste integrado (BIST) analógico, baseado no reuso de núcleos digitais presentes no mesmo sistema, com objetivo de reduzir os custos relativos ao teste do sistema. Além disso, uma estratégia satisfatória requer um adequado planejamento de teste, de forma a melhor explorar as possibilidades de teste simultâneo de mais de um núcleo e o escalonamento do teste de cada um destes, diminuindo custos associados ao teste. Adaptando uma ferramenta computacional voltada ao planejamento de sistemas compostos exclusivamente de núcleos digitais para o universo dos sistemas mistos e considerando a possibilidade do uso de BIST, pode-se avaliar o impacto da estratégia proposta em termos de tempo de teste, acréscimo de área em virtude das estruturas de teste e pinos extras. Restrições de dissipação de potência também são consideradas. Para validação das hipóteses levantadas, sistemas mistos foram descritos a partir de benchmarks industriais e acadêmicos puramente digitais, através da inclusão de núcleos analógicos. Os resultados obtidos através de simulações com a ferramenta apontam para uma redução no tempo de teste e otimização de custos de pinos e área, além da redução no custo de equipamentos automatizados de teste (ATE), para o caso de teste de produção. Com isso, uma redução no custo total do procedimento de teste de tais sistemas pode ser alcançada.Currently, integrated electronic systems follow the core-based design paradigm. Such systems include not only digital circuits as internal blocks, but also analog circuits, which dominate test resources, such as testing time, extra pins and overhead area, thus increasing the total manufacture cost of these devices. The present work proposes the application of analog Built-in Self Test (BIST) techniques based on the reuse of available digital cores within the same integrated system, aiming to reduce the test costs of the analog cores. Moreover, a satisfactory strategy requires an adequate test planning, so that the design space is better explored. By adapting a software tool, which was originally designed for test planning of exclusively digital SOC, to consider analog cores, as well as the possibility of BIST, one can evaluate the impact of the proposed strategy in terms of test application time, area overhead due to test structures added and extra pins. Power dissipation restrictions may also be taken into account. In order to validate the hypotheses considered, mixed-signal systems are described from digital industrial and academic benchmarks, just adding analog cores. Through simulation with the adapted tool, the obtained results point to a decrease in the system test time, as well as a reduction in the cost of Automatic Test Equipment (ATE), in case of a production test. Thus, a reduction in the overall cost of the test procedure for such devices can be achieved.application/pdfporMicroeletrônicaCircuitos integradosTest PlanningMixed-Signal circuitsBISTSystems-on-chip (SOC)Test cost reductionPlanejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bistinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulEscola de EngenhariaPrograma de Pós-Graduação em Engenharia ElétricaPorto Alegre, BR-RS2005mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000572869.pdf000572869.pdfTexto completoapplication/pdf1633133http://www.lume.ufrgs.br/bitstream/10183/8296/1/000572869.pdf57d4dd55e4f06cfcd13c937c18fa34e9MD51TEXT000572869.pdf.txt000572869.pdf.txtExtracted Texttext/plain213924http://www.lume.ufrgs.br/bitstream/10183/8296/2/000572869.pdf.txtc9371403e4175935f3f54eb64fa4e6e0MD52THUMBNAIL000572869.pdf.jpg000572869.pdf.jpgGenerated Thumbnailimage/jpeg1161http://www.lume.ufrgs.br/bitstream/10183/8296/3/000572869.pdf.jpgec1816938d1e82733e20d4df46ab912aMD5310183/82962018-10-17 09:37:11.359oai:www.lume.ufrgs.br:10183/8296Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-17T12:37:11Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
title Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
spellingShingle Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
Andrade Junior, Antonio de Quadros
Microeletrônica
Circuitos integrados
Test Planning
Mixed-Signal circuits
BIST
Systems-on-chip (SOC)
Test cost reduction
title_short Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
title_full Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
title_fullStr Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
title_full_unstemmed Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
title_sort Planejamento de teste de sistemas baseados em núcleos de hardware de sinal misto usando bist
author Andrade Junior, Antonio de Quadros
author_facet Andrade Junior, Antonio de Quadros
author_role author
dc.contributor.author.fl_str_mv Andrade Junior, Antonio de Quadros
dc.contributor.advisor1.fl_str_mv Lubaszewski, Marcelo Soares
contributor_str_mv Lubaszewski, Marcelo Soares
dc.subject.por.fl_str_mv Microeletrônica
Circuitos integrados
topic Microeletrônica
Circuitos integrados
Test Planning
Mixed-Signal circuits
BIST
Systems-on-chip (SOC)
Test cost reduction
dc.subject.eng.fl_str_mv Test Planning
Mixed-Signal circuits
BIST
Systems-on-chip (SOC)
Test cost reduction
description Atualmente, os sistemas eletrônicos integrados seguem o paradigma do projeto baseado em núcleos de hardware. Além de núcleos digitais, tais sistemas podem incluir núcleos analógicos, que, neste caso, dominam os requisitos de teste, como tempo de teste e número adicional de pinos. Consequentemente, há um aumento do custo total de manufatura do dispositivo. O presente trabalho propõe o uso de técnicas de autoteste integrado (BIST) analógico, baseado no reuso de núcleos digitais presentes no mesmo sistema, com objetivo de reduzir os custos relativos ao teste do sistema. Além disso, uma estratégia satisfatória requer um adequado planejamento de teste, de forma a melhor explorar as possibilidades de teste simultâneo de mais de um núcleo e o escalonamento do teste de cada um destes, diminuindo custos associados ao teste. Adaptando uma ferramenta computacional voltada ao planejamento de sistemas compostos exclusivamente de núcleos digitais para o universo dos sistemas mistos e considerando a possibilidade do uso de BIST, pode-se avaliar o impacto da estratégia proposta em termos de tempo de teste, acréscimo de área em virtude das estruturas de teste e pinos extras. Restrições de dissipação de potência também são consideradas. Para validação das hipóteses levantadas, sistemas mistos foram descritos a partir de benchmarks industriais e acadêmicos puramente digitais, através da inclusão de núcleos analógicos. Os resultados obtidos através de simulações com a ferramenta apontam para uma redução no tempo de teste e otimização de custos de pinos e área, além da redução no custo de equipamentos automatizados de teste (ATE), para o caso de teste de produção. Com isso, uma redução no custo total do procedimento de teste de tais sistemas pode ser alcançada.
publishDate 2005
dc.date.issued.fl_str_mv 2005
dc.date.accessioned.fl_str_mv 2007-06-06T19:14:36Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/8296
dc.identifier.nrb.pt_BR.fl_str_mv 000572869
url http://hdl.handle.net/10183/8296
identifier_str_mv 000572869
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/8296/1/000572869.pdf
http://www.lume.ufrgs.br/bitstream/10183/8296/2/000572869.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/8296/3/000572869.pdf.jpg
bitstream.checksum.fl_str_mv 57d4dd55e4f06cfcd13c937c18fa34e9
c9371403e4175935f3f54eb64fa4e6e0
ec1816938d1e82733e20d4df46ab912a
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085085033005056