πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo
Autor(a) principal: | |
---|---|
Data de Publicação: | 2021 |
Tipo de documento: | Tese |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da USP |
Texto Completo: | https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/ |
Resumo: | Durante muitos anos, o ganho em desempenho computacional foi alcançado principalmente a partir da evolução na tecnologia, com a introdução de novas famílias de processadores com frequência de operação cada vez mais alta. Entretanto, limitação físicas passaram a impedir que este aumento pudesse seguir avançando. Nos últimos anos, o paralelismo se tornou a principal fonte de exploração para ganho em desempenho computacional. Porém, a grande quantidade de elementos de processamento, métodos de programação e arquiteturas distintas, acabaram tornando o processo de exploração desta capacidade computacional demasiado laborioso. O modelo a fluxo de dados trata de uma arquitetura de computadores não convencional, que tem a finalidade de garantir a exploração de paralelismo de forma nativa. Este trabalho visa a implementação de um protótipo funcional deste modelo de computação paralela, inspirada no conjunto de instruções da Máquina a Fluxo de Dados de Manchester, a partir de um cluster FPGAs de baixo custo, em um formato que garanta uma boa capacidade para escalabilidade, capaz de explorar até centenas de unidades de processamento, em um sistema que ficou conhecido como Multianel. A implementação deste protótipo funcional levou à verificação de speedups que atingem a ordem de algumas dezenas, para programas com grande capacidade de paralelismo, não derivados de estruturas de dados regulares. |
id |
USP_40511b588e6bdb013abdcf543188b0dd |
---|---|
oai_identifier_str |
oai:teses.usp.br:tde-16022022-111443 |
network_acronym_str |
USP |
network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
repository_id_str |
2721 |
spelling |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custoπFlowMR - A new dynamic, scalable and multiring dataflow architecture, implemented in a low cost FPGA clusterArquiteturas de computadores não-convencionais paralelasBluespecBluespecDataflowEscalabilidadeFluxo de dadosMultianelMultiringNon-conventional parallel computer architecturesScalabilityDurante muitos anos, o ganho em desempenho computacional foi alcançado principalmente a partir da evolução na tecnologia, com a introdução de novas famílias de processadores com frequência de operação cada vez mais alta. Entretanto, limitação físicas passaram a impedir que este aumento pudesse seguir avançando. Nos últimos anos, o paralelismo se tornou a principal fonte de exploração para ganho em desempenho computacional. Porém, a grande quantidade de elementos de processamento, métodos de programação e arquiteturas distintas, acabaram tornando o processo de exploração desta capacidade computacional demasiado laborioso. O modelo a fluxo de dados trata de uma arquitetura de computadores não convencional, que tem a finalidade de garantir a exploração de paralelismo de forma nativa. Este trabalho visa a implementação de um protótipo funcional deste modelo de computação paralela, inspirada no conjunto de instruções da Máquina a Fluxo de Dados de Manchester, a partir de um cluster FPGAs de baixo custo, em um formato que garanta uma boa capacidade para escalabilidade, capaz de explorar até centenas de unidades de processamento, em um sistema que ficou conhecido como Multianel. A implementação deste protótipo funcional levou à verificação de speedups que atingem a ordem de algumas dezenas, para programas com grande capacidade de paralelismo, não derivados de estruturas de dados regulares.For many year, the computational performance gain has been achieved mainly through technology advances, with the manufacturers introducing new processor families with increasingly higher frequency operation. However, physical limitations has prevented such frequency increase, limiting this strategy for performance gain advances. In the last few years, the parallelism has become the main source of exploring this capacity. In spite of the large amount of processing elements, programming methods and architecture models ended up turning the process of exploiting this computational capacity too laborious. The dataflow model is a non-conventional computer architecture, designed to exploit a large amount of parallelism in a native way. This work aim to implement a functional prototype of this parallel computer model, inspired by the Manchester Dataflow Machine instruction set, through a low cost FPGA cluster, ensuring a well capacity for scalability to explore up to hundreds of processing elements, using an approach known as Multiring. The implementation of this working prototype led to speedups in the order of tens, for programs with a high degree of paralelism, not derived from regular data structures.Biblioteca Digitais de Teses e Dissertações da USPRuggiero, Carlos AntonioJúnior, José Teixeira da Silva2021-12-13info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2022-02-17T12:00:03Zoai:teses.usp.br:tde-16022022-111443Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212022-02-17T12:00:03Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
dc.title.none.fl_str_mv |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo πFlowMR - A new dynamic, scalable and multiring dataflow architecture, implemented in a low cost FPGA cluster |
title |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo |
spellingShingle |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo Júnior, José Teixeira da Silva Arquiteturas de computadores não-convencionais paralelas Bluespec Bluespec Dataflow Escalabilidade Fluxo de dados Multianel Multiring Non-conventional parallel computer architectures Scalability |
title_short |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo |
title_full |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo |
title_fullStr |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo |
title_full_unstemmed |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo |
title_sort |
πFlowMR - Uma nova arquitetura a fluxo de dados dinâmico, escalável e com múltiplos anéis, implementada em um cluster de FPGAs de baixo custo |
author |
Júnior, José Teixeira da Silva |
author_facet |
Júnior, José Teixeira da Silva |
author_role |
author |
dc.contributor.none.fl_str_mv |
Ruggiero, Carlos Antonio |
dc.contributor.author.fl_str_mv |
Júnior, José Teixeira da Silva |
dc.subject.por.fl_str_mv |
Arquiteturas de computadores não-convencionais paralelas Bluespec Bluespec Dataflow Escalabilidade Fluxo de dados Multianel Multiring Non-conventional parallel computer architectures Scalability |
topic |
Arquiteturas de computadores não-convencionais paralelas Bluespec Bluespec Dataflow Escalabilidade Fluxo de dados Multianel Multiring Non-conventional parallel computer architectures Scalability |
description |
Durante muitos anos, o ganho em desempenho computacional foi alcançado principalmente a partir da evolução na tecnologia, com a introdução de novas famílias de processadores com frequência de operação cada vez mais alta. Entretanto, limitação físicas passaram a impedir que este aumento pudesse seguir avançando. Nos últimos anos, o paralelismo se tornou a principal fonte de exploração para ganho em desempenho computacional. Porém, a grande quantidade de elementos de processamento, métodos de programação e arquiteturas distintas, acabaram tornando o processo de exploração desta capacidade computacional demasiado laborioso. O modelo a fluxo de dados trata de uma arquitetura de computadores não convencional, que tem a finalidade de garantir a exploração de paralelismo de forma nativa. Este trabalho visa a implementação de um protótipo funcional deste modelo de computação paralela, inspirada no conjunto de instruções da Máquina a Fluxo de Dados de Manchester, a partir de um cluster FPGAs de baixo custo, em um formato que garanta uma boa capacidade para escalabilidade, capaz de explorar até centenas de unidades de processamento, em um sistema que ficou conhecido como Multianel. A implementação deste protótipo funcional levou à verificação de speedups que atingem a ordem de algumas dezenas, para programas com grande capacidade de paralelismo, não derivados de estruturas de dados regulares. |
publishDate |
2021 |
dc.date.none.fl_str_mv |
2021-12-13 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/ |
url |
https://www.teses.usp.br/teses/disponiveis/76/76132/tde-16022022-111443/ |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
|
dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.coverage.none.fl_str_mv |
|
dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
instname_str |
Universidade de São Paulo (USP) |
instacron_str |
USP |
institution |
USP |
reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
collection |
Biblioteca Digital de Teses e Dissertações da USP |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
_version_ |
1815257013949562880 |