Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável

Detalhes bibliográficos
Autor(a) principal: Rodrigues, Murilo Inacio
Data de Publicação: 2004
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da USP
Texto Completo: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
Resumo: Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real.
id USP_6db2cc7381e02f9868d5e22d7caa8b23
oai_identifier_str oai:teses.usp.br:tde-05012018-101102
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str 2721
spelling Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurávelNot availableNão disponívelNot availableOperações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real.Floaling-point operations represenl a common task in a greal variety of applications. However, such operations frequently result in a bottleneck, due to the large number of machine cycles required to compute them. In the specific case of the real time systems these limitations general h is a trouble due to the limitations of the processors. Aiming at to brighten up the problem, this vvork presents a solution of based Arithmetic of floating-point in reconfigurable computation called FPMU-Floating-Point Modular Unit. The FPMU was implemented in the IEEE 754 standard in modular way and with architectural techniques of parallelism exploration, whose puipose was to explore the diverse types of requirements of the applications of real time, such as speed, busy space, functionality. The gotten results had been considered satisfactoiy, fulfílling of a great classroom of applications of real time.Biblioteca Digitais de Teses e Dissertações da USPMarques, EduardoRodrigues, Murilo Inacio2004-03-15info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2018-07-19T20:50:39Zoai:teses.usp.br:tde-05012018-101102Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212018-07-19T20:50:39Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
Not available
title Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
spellingShingle Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
Rodrigues, Murilo Inacio
Não disponível
Not available
title_short Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_full Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_fullStr Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_full_unstemmed Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_sort Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
author Rodrigues, Murilo Inacio
author_facet Rodrigues, Murilo Inacio
author_role author
dc.contributor.none.fl_str_mv Marques, Eduardo
dc.contributor.author.fl_str_mv Rodrigues, Murilo Inacio
dc.subject.por.fl_str_mv Não disponível
Not available
topic Não disponível
Not available
description Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real.
publishDate 2004
dc.date.none.fl_str_mv 2004-03-15
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
url http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1815256681944186880

Registros relacionados