Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.

Detalhes bibliográficos
Autor(a) principal: Mittelsdorf, Armin Werner
Data de Publicação: 1998
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da USP
Texto Completo: https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/
Resumo: As linguagens de descrição de hardware possuem um importante papel no projeto de sistemas digitais. Esta dissertação trata do desenvolvimento de um simulador VHDL para aquirteturas de computadores e sistemas digitais a nível acadêmico. Como base para o trabalho, são apresentados conceitos relativos ao projeto de sistemas digitais, como sua classificação em níveis hierárquicos e metodologias de projeto. Segue-se com uma discussão a respeito de aspectos das linguagens de descrição de hardware, apresentando a motivação para sua adoção e as linguagens mais utilizadas. Um estudo dos pontos fortes e fracos das linguagens LIDEX e VHDL é realizado. Conseqüentemente, fica evidente a necessidade de adoção de uma linguagem de descrição de hardware como VHDL em substituição ao LIDEX, empregado na Escola Politécnica da Universidade de São Paulo. Apresentam-se as características do simulador VHDL implementado, que utiliza um subconjunto desta linguagem e roda sob sistemas operacionais DOS-Windows de 32 bits, Sun-OS e Linux. Uma interface gráfica complementa o sistema, aumentando sua funcionalidade. Este simulador pode ser utilizado gratuitamente para propósitos acadêmico, o que é uma grande vantagem frente ao alto custo das ferramentas comerciais existentes.
id USP_75eb5ffdeca4f2accf807d44750bf1cc
oai_identifier_str oai:teses.usp.br:tde-09102024-145236
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str 2721
spelling Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.Untitled in englishHDLsHDLsSimuladoresSimulatorsAs linguagens de descrição de hardware possuem um importante papel no projeto de sistemas digitais. Esta dissertação trata do desenvolvimento de um simulador VHDL para aquirteturas de computadores e sistemas digitais a nível acadêmico. Como base para o trabalho, são apresentados conceitos relativos ao projeto de sistemas digitais, como sua classificação em níveis hierárquicos e metodologias de projeto. Segue-se com uma discussão a respeito de aspectos das linguagens de descrição de hardware, apresentando a motivação para sua adoção e as linguagens mais utilizadas. Um estudo dos pontos fortes e fracos das linguagens LIDEX e VHDL é realizado. Conseqüentemente, fica evidente a necessidade de adoção de uma linguagem de descrição de hardware como VHDL em substituição ao LIDEX, empregado na Escola Politécnica da Universidade de São Paulo. Apresentam-se as características do simulador VHDL implementado, que utiliza um subconjunto desta linguagem e roda sob sistemas operacionais DOS-Windows de 32 bits, Sun-OS e Linux. Uma interface gráfica complementa o sistema, aumentando sua funcionalidade. Este simulador pode ser utilizado gratuitamente para propósitos acadêmico, o que é uma grande vantagem frente ao alto custo das ferramentas comerciais existentes.Hardware description languages play a major role in digital system design. This dissertation presents the development of a VHDL simulator for computer and digital system architecture at an academic level. As basis for this work, concepts related to digital system project, like hierarchical classification and project methodology, are covered. A discussion regarding hardware description language aspects follows, presenting the motivation for their adoption end the most used languages. A study about the strong and weak features of the LIDEX and VHDL languages is performed. Consequently, the adoption of a hardware description language like VHDL in substitution to LIDEX, adopted at the Escola Politécnica da Universidade de São Paulo becomes evident. The characteristics of the implemented VHDL simulator are presented. It uses a subset of the language and runs under 32 bit Windows, Sun-OS and Linux. A graphical user interface complements the system, increasing its functionality. This simulator may be freely used for academic purposes, a big advantage over the high costs of existing commercial tools.Biblioteca Digitais de Teses e Dissertações da USPRuggiero, Wilson VicenteMittelsdorf, Armin Werner1998-03-05info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-10-09T17:56:02Zoai:teses.usp.br:tde-09102024-145236Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-10-09T17:56:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
Untitled in english
title Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
spellingShingle Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
Mittelsdorf, Armin Werner
HDLs
HDLs
Simuladores
Simulators
title_short Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
title_full Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
title_fullStr Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
title_full_unstemmed Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
title_sort Um simulador VHDL de arquiteturas de computadores e sistemas digitais a nível acadêmico.
author Mittelsdorf, Armin Werner
author_facet Mittelsdorf, Armin Werner
author_role author
dc.contributor.none.fl_str_mv Ruggiero, Wilson Vicente
dc.contributor.author.fl_str_mv Mittelsdorf, Armin Werner
dc.subject.por.fl_str_mv HDLs
HDLs
Simuladores
Simulators
topic HDLs
HDLs
Simuladores
Simulators
description As linguagens de descrição de hardware possuem um importante papel no projeto de sistemas digitais. Esta dissertação trata do desenvolvimento de um simulador VHDL para aquirteturas de computadores e sistemas digitais a nível acadêmico. Como base para o trabalho, são apresentados conceitos relativos ao projeto de sistemas digitais, como sua classificação em níveis hierárquicos e metodologias de projeto. Segue-se com uma discussão a respeito de aspectos das linguagens de descrição de hardware, apresentando a motivação para sua adoção e as linguagens mais utilizadas. Um estudo dos pontos fortes e fracos das linguagens LIDEX e VHDL é realizado. Conseqüentemente, fica evidente a necessidade de adoção de uma linguagem de descrição de hardware como VHDL em substituição ao LIDEX, empregado na Escola Politécnica da Universidade de São Paulo. Apresentam-se as características do simulador VHDL implementado, que utiliza um subconjunto desta linguagem e roda sob sistemas operacionais DOS-Windows de 32 bits, Sun-OS e Linux. Uma interface gráfica complementa o sistema, aumentando sua funcionalidade. Este simulador pode ser utilizado gratuitamente para propósitos acadêmico, o que é uma grande vantagem frente ao alto custo das ferramentas comerciais existentes.
publishDate 1998
dc.date.none.fl_str_mv 1998-03-05
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/
url https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-145236/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1815256499019055104

Registros relacionados