Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica.
Autor(a) principal: | |
---|---|
Data de Publicação: | 2001 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da USP |
Texto Completo: | https://www.teses.usp.br/teses/disponiveis/3/3140/tde-13092024-111706/ |
Resumo: | Um ambiente de síntese de alto nível auxilia o projetista de um circuito integrado de aplicação específica (ASIC) a encontrar uma arquitetura para seu projeto. Uma tal arquitetura é composta de módulos de hardware (unidades funcionais) pré-caracterizados segundo parâmetros de área e desempenho temporal, que ficam armazenadas numa biblioteca de células. A crescente complexidade dos CIs modernos requer que, além destes dois parâmetros, seja também otimizada a testabilidade dos ASICs resultantes. Uma forma eficiente de resolver este problema consiste em gerar uma arquitetura autotestável, que seja composta de módulos também pré-caracterizados segundo parâmetros de teste. Neste trabalho desenvolvemos procedimentos de síntese de estruturas dos tipos Cellular Automaton (CA) e Linear Feedback Shift Register (LFSR), para serem utilizadas como geradores de teste pseudo-aleatório para tais blocos funcionais. Estas estruturas possuem a características de serem o mais uniformes (formadas por repetições de um mesmo bloco) possíveis, tornando-as especialmente interessantes para utilização em ferramentas de CAD. Além disso, apresentamos uma metodologia para caracterização, quanto à testabilidade, de blocos funcionais de uma biblioteca para Síntese de Alto nível. Testamos as estruturas e a metodologia para um conjunto dos 10 benchmarks (ISCAS\'85) e para um segundo conjunto de 10 blocos funcionais que realizafunções comumente presentes numa biblioteca para síntese de alto nível. O resultado da caracterização mostrou que as estruturas sintetizadas possuem excelente comportamento na geração de vetores de teste pseudo-aleatórios. Na caracterização das unidades funcionais, em 68 dos 72 casos analisados obtivemos coberturas de falhas maiores utilizando estruturas uniformes. ) A caracterização dos benchmarks mostrou que as estruturas do tipo CA produzem maiores taxas de cobertura de falhas quando comparadas com LFSR: 31 dos 36 melhores resultados foram alcançados com algum tipo de Cellular Automaton. O procedimento de síntese permitiu a geração de estruturas com até 128 bits (que podem gerar 2 \'POT. 128\'-1 vetores de teste) com alto grau de uniformidade. Para a maior parte dos CAs apenas uma regra não seguiu a regra predominante e em todos os outros casos apenas duas células não seguiram a regra predominante. O pior caso de LFSR quase uniforme necessitou de apenas três registradores diferindo dos demais. |
id |
USP_e47e9a4e26468245296b0a2f5ef7f092 |
---|---|
oai_identifier_str |
oai:teses.usp.br:tde-13092024-111706 |
network_acronym_str |
USP |
network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
repository_id_str |
2721 |
spelling |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica.Untitled in englishCircuitos integradosIntegrated circuitsUm ambiente de síntese de alto nível auxilia o projetista de um circuito integrado de aplicação específica (ASIC) a encontrar uma arquitetura para seu projeto. Uma tal arquitetura é composta de módulos de hardware (unidades funcionais) pré-caracterizados segundo parâmetros de área e desempenho temporal, que ficam armazenadas numa biblioteca de células. A crescente complexidade dos CIs modernos requer que, além destes dois parâmetros, seja também otimizada a testabilidade dos ASICs resultantes. Uma forma eficiente de resolver este problema consiste em gerar uma arquitetura autotestável, que seja composta de módulos também pré-caracterizados segundo parâmetros de teste. Neste trabalho desenvolvemos procedimentos de síntese de estruturas dos tipos Cellular Automaton (CA) e Linear Feedback Shift Register (LFSR), para serem utilizadas como geradores de teste pseudo-aleatório para tais blocos funcionais. Estas estruturas possuem a características de serem o mais uniformes (formadas por repetições de um mesmo bloco) possíveis, tornando-as especialmente interessantes para utilização em ferramentas de CAD. Além disso, apresentamos uma metodologia para caracterização, quanto à testabilidade, de blocos funcionais de uma biblioteca para Síntese de Alto nível. Testamos as estruturas e a metodologia para um conjunto dos 10 benchmarks (ISCAS\'85) e para um segundo conjunto de 10 blocos funcionais que realizafunções comumente presentes numa biblioteca para síntese de alto nível. O resultado da caracterização mostrou que as estruturas sintetizadas possuem excelente comportamento na geração de vetores de teste pseudo-aleatórios. Na caracterização das unidades funcionais, em 68 dos 72 casos analisados obtivemos coberturas de falhas maiores utilizando estruturas uniformes. ) A caracterização dos benchmarks mostrou que as estruturas do tipo CA produzem maiores taxas de cobertura de falhas quando comparadas com LFSR: 31 dos 36 melhores resultados foram alcançados com algum tipo de Cellular Automaton. O procedimento de síntese permitiu a geração de estruturas com até 128 bits (que podem gerar 2 \'POT. 128\'-1 vetores de teste) com alto grau de uniformidade. Para a maior parte dos CAs apenas uma regra não seguiu a regra predominante e em todos os outros casos apenas duas células não seguiram a regra predominante. O pior caso de LFSR quase uniforme necessitou de apenas três registradores diferindo dos demais.A High Level Synthesis environment helps an ASIC (Application Specific Integrated Circuit) designer to find a suitable architecture for his project. This architecture is composed of hardware modules (functional units) pre-characterized in respect to area and time-performance parameters, which are stored inside a cell library. The growing complexity of modern ICs demands a high degree of testability of the resulting ASICs. An efficient way to solve this problem is to generate an auto-testable architecture composed of pre-characterized modules following specific testability parameters. In this work we develop synthesis procedures of structures like Cellular Automaton (CA) and Linear Feedback Shift Register (LFSR) to be used as pseudo-random test pattern generators for these functional blocks. These structures present maximum uniformity still generating maximum length pseudorandom bit string required for the self-test strategy. The maximum uniformity characteristic is well suited for a module generation environment. Moreover, we present a methodology for the testability characterization of functional blocks that belong to a High Level Synthesis library. The methodology and the test generator structures were used to characterize a set of 10 benchmarks (ISCAS\'85) and a set of 10 functional modules that perform functions that are commonly present in a HLS library. The characterization results show that the teststructures have an excellent behavior when generating pseudo-random test vectors. In fact, when testing the functional blocks, in 68 out 72 measures, we achieve higher fault coverage values when using quasi-uniform structures instead of non-uniform ones. The benchmarks testability characterization showed that CA structures achieve higher fault coverage when compared to LFSR: 31 out of 36 better results are achieved when using Cellular Automaton. The synthesis procedure allowed us to generate structures up to 128 bits (able to generate up to 2´POT.128´-1 test vectors) with a high degree of uniformity. In most CA only 1 register CA did not follow the dominant rule, while in all other cases 2 registers were sufficient. The worst quasi-uniform LFSR required 3 registers different from the dominant ones.Biblioteca Digitais de Teses e Dissertações da USPStrum, MariusCardoso, Paulo Sergio2001-06-22info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3140/tde-13092024-111706/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-09-13T14:20:02Zoai:teses.usp.br:tde-13092024-111706Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-09-13T14:20:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
dc.title.none.fl_str_mv |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. Untitled in english |
title |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. |
spellingShingle |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. Cardoso, Paulo Sergio Circuitos integrados Integrated circuits |
title_short |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. |
title_full |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. |
title_fullStr |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. |
title_full_unstemmed |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. |
title_sort |
Desenvolvimento de estruturas quase-homogêneas para o auto-teste de circuitos integrados de aplicação específica. |
author |
Cardoso, Paulo Sergio |
author_facet |
Cardoso, Paulo Sergio |
author_role |
author |
dc.contributor.none.fl_str_mv |
Strum, Marius |
dc.contributor.author.fl_str_mv |
Cardoso, Paulo Sergio |
dc.subject.por.fl_str_mv |
Circuitos integrados Integrated circuits |
topic |
Circuitos integrados Integrated circuits |
description |
Um ambiente de síntese de alto nível auxilia o projetista de um circuito integrado de aplicação específica (ASIC) a encontrar uma arquitetura para seu projeto. Uma tal arquitetura é composta de módulos de hardware (unidades funcionais) pré-caracterizados segundo parâmetros de área e desempenho temporal, que ficam armazenadas numa biblioteca de células. A crescente complexidade dos CIs modernos requer que, além destes dois parâmetros, seja também otimizada a testabilidade dos ASICs resultantes. Uma forma eficiente de resolver este problema consiste em gerar uma arquitetura autotestável, que seja composta de módulos também pré-caracterizados segundo parâmetros de teste. Neste trabalho desenvolvemos procedimentos de síntese de estruturas dos tipos Cellular Automaton (CA) e Linear Feedback Shift Register (LFSR), para serem utilizadas como geradores de teste pseudo-aleatório para tais blocos funcionais. Estas estruturas possuem a características de serem o mais uniformes (formadas por repetições de um mesmo bloco) possíveis, tornando-as especialmente interessantes para utilização em ferramentas de CAD. Além disso, apresentamos uma metodologia para caracterização, quanto à testabilidade, de blocos funcionais de uma biblioteca para Síntese de Alto nível. Testamos as estruturas e a metodologia para um conjunto dos 10 benchmarks (ISCAS\'85) e para um segundo conjunto de 10 blocos funcionais que realizafunções comumente presentes numa biblioteca para síntese de alto nível. O resultado da caracterização mostrou que as estruturas sintetizadas possuem excelente comportamento na geração de vetores de teste pseudo-aleatórios. Na caracterização das unidades funcionais, em 68 dos 72 casos analisados obtivemos coberturas de falhas maiores utilizando estruturas uniformes. ) A caracterização dos benchmarks mostrou que as estruturas do tipo CA produzem maiores taxas de cobertura de falhas quando comparadas com LFSR: 31 dos 36 melhores resultados foram alcançados com algum tipo de Cellular Automaton. O procedimento de síntese permitiu a geração de estruturas com até 128 bits (que podem gerar 2 \'POT. 128\'-1 vetores de teste) com alto grau de uniformidade. Para a maior parte dos CAs apenas uma regra não seguiu a regra predominante e em todos os outros casos apenas duas células não seguiram a regra predominante. O pior caso de LFSR quase uniforme necessitou de apenas três registradores diferindo dos demais. |
publishDate |
2001 |
dc.date.none.fl_str_mv |
2001-06-22 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://www.teses.usp.br/teses/disponiveis/3/3140/tde-13092024-111706/ |
url |
https://www.teses.usp.br/teses/disponiveis/3/3140/tde-13092024-111706/ |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
|
dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.coverage.none.fl_str_mv |
|
dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
instname_str |
Universidade de São Paulo (USP) |
instacron_str |
USP |
institution |
USP |
reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
collection |
Biblioteca Digital de Teses e Dissertações da USP |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
_version_ |
1815256507490500608 |