Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.

Detalhes bibliográficos
Autor(a) principal: Costa, Jefferson Perez Rodrigues
Data de Publicação: 2000
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da USP
Texto Completo: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-07112024-114505/
Resumo: Alocação é uma tarefa da síntese de alto nível com a qual se obtém a definição do caminho de dados obedecendo restrições de hardware e otimizando a área e o desempenho do ASIC resultante. Testabilidade é uma seqüência de procedimentos que assegura que o ASIC está funcionando corretamente. Auto-testabilidade é o caso onde todo o procedimento de teste é implementado no próprio chip. Um projeto é dito completamente testável quando, em modo teste, todas as falhas possíveis são detectáveis. Esta dissertação apresenta um método para se considerar a testabilidade do ASIC durante o processo de alocação. Durante o processo de alocação, algumas restrições a mais que as habitualmente usadas, garantem esta auto-testabilidade. Usualmente, este tipo de problema de otimização é NP-Completo. No nosso caso, algumas heurísticas são usadas para se alcançar uma boa solução num tempo de computação aceitável. Esta dissertação apresenta as heurísticas de nosso algoritmo de alocação e um estudo de caso que valida o processo inteiro.
id USP_51583c511c4624fe2b9bd56d1908f5f1
oai_identifier_str oai:teses.usp.br:tde-07112024-114505
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str 2721
spelling Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.Untitled in englishCADCADCircuitos integrados digitaisDigital integrated circuitsSíntese de circuitos digitaisSynthesis of digital circuitsAlocação é uma tarefa da síntese de alto nível com a qual se obtém a definição do caminho de dados obedecendo restrições de hardware e otimizando a área e o desempenho do ASIC resultante. Testabilidade é uma seqüência de procedimentos que assegura que o ASIC está funcionando corretamente. Auto-testabilidade é o caso onde todo o procedimento de teste é implementado no próprio chip. Um projeto é dito completamente testável quando, em modo teste, todas as falhas possíveis são detectáveis. Esta dissertação apresenta um método para se considerar a testabilidade do ASIC durante o processo de alocação. Durante o processo de alocação, algumas restrições a mais que as habitualmente usadas, garantem esta auto-testabilidade. Usualmente, este tipo de problema de otimização é NP-Completo. No nosso caso, algumas heurísticas são usadas para se alcançar uma boa solução num tempo de computação aceitável. Esta dissertação apresenta as heurísticas de nosso algoritmo de alocação e um estudo de caso que valida o processo inteiro.Allocation is the High Level Synthesis task that reaches a data path definition obeying hardware restriction and optimizing the chip area and performance. Testability is a sequence of procedures that ensures that an ASIC is working correctly. Self-Testability is the case where the whole test procedure is implemented in the chip. A design is said full testable when, in the test mode, all the possible faults can be detected. This dissertation presents a method to consider the testability of the ASIC during the allocation process. A few other than the usual hardware restrictions are imposed to ensures the self-testability. The achieved data path will be self-testable and will have the smallest possible area. Usually, this kind of optimization problem is NP-Complete. In our case, heuristics are used to reach a good solution in an acceptable computing time. This work shows the heuristics used in our allocation algorithm and a case of study, that validates the whole process, is shown, also.Biblioteca Digitais de Teses e Dissertações da USPVale Neto, Jose Vieira doCosta, Jefferson Perez Rodrigues2000-11-06info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3140/tde-07112024-114505/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-11-07T13:49:02Zoai:teses.usp.br:tde-07112024-114505Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-11-07T13:49:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
Untitled in english
title Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
spellingShingle Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
Costa, Jefferson Perez Rodrigues
CAD
CAD
Circuitos integrados digitais
Digital integrated circuits
Síntese de circuitos digitais
Synthesis of digital circuits
title_short Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
title_full Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
title_fullStr Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
title_full_unstemmed Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
title_sort Um método de síntese da via de dados para circuitos integrados de aplicação específica auto-testáveis.
author Costa, Jefferson Perez Rodrigues
author_facet Costa, Jefferson Perez Rodrigues
author_role author
dc.contributor.none.fl_str_mv Vale Neto, Jose Vieira do
dc.contributor.author.fl_str_mv Costa, Jefferson Perez Rodrigues
dc.subject.por.fl_str_mv CAD
CAD
Circuitos integrados digitais
Digital integrated circuits
Síntese de circuitos digitais
Synthesis of digital circuits
topic CAD
CAD
Circuitos integrados digitais
Digital integrated circuits
Síntese de circuitos digitais
Synthesis of digital circuits
description Alocação é uma tarefa da síntese de alto nível com a qual se obtém a definição do caminho de dados obedecendo restrições de hardware e otimizando a área e o desempenho do ASIC resultante. Testabilidade é uma seqüência de procedimentos que assegura que o ASIC está funcionando corretamente. Auto-testabilidade é o caso onde todo o procedimento de teste é implementado no próprio chip. Um projeto é dito completamente testável quando, em modo teste, todas as falhas possíveis são detectáveis. Esta dissertação apresenta um método para se considerar a testabilidade do ASIC durante o processo de alocação. Durante o processo de alocação, algumas restrições a mais que as habitualmente usadas, garantem esta auto-testabilidade. Usualmente, este tipo de problema de otimização é NP-Completo. No nosso caso, algumas heurísticas são usadas para se alcançar uma boa solução num tempo de computação aceitável. Esta dissertação apresenta as heurísticas de nosso algoritmo de alocação e um estudo de caso que valida o processo inteiro.
publishDate 2000
dc.date.none.fl_str_mv 2000-11-06
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3140/tde-07112024-114505/
url https://www.teses.usp.br/teses/disponiveis/3/3140/tde-07112024-114505/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1826319225389580288

Registros relacionados