Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA

Detalhes bibliográficos
Autor(a) principal: Colet, João Mateus
Data de Publicação: 2021
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
Texto Completo: http://repositorio.utfpr.edu.br/jspui/handle/1/28154
Resumo: Com o aumento da complexidade dos algoritmos computacionais, as tecnologias convencionais passaram a apresentar resultados insatisfatórios em relação ao tempo de processamento. Novas tecnologias para aceleração de código surgiram para suprir as desvantagens dos computadores que executam código sequencial, entre elas as FPGAs. Pelo método proposto por Estrin (1960), denominado arquitetura F+V, composta por um processador sequencial e uma FPGA, buscou-se combinar as vantagens de ambas tecnologias ao explorar o paralelismo nos problemas propostos. Este trabalho verificou por meio de ensaios científicos a aceleração obtida por meio desta proposta dos seguintes problemas clássicos: a detecção de números primos, o algoritmo de ordenação bubble sort e o algoritmo de renderização de imagens Zbuffer. Foram obtidos resultados de aceleramento na ordem de até 200 mil, 9 e 1.3 vezes respectivamente. Mostrando assim os benefícios em utilizar as FPGAs em uma arquitetura F+V.
id UTFPR-12_c77cd694faa33961d3c5c266754d8608
oai_identifier_str oai:repositorio.utfpr.edu.br:1/28154
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling 2022-04-29T11:48:04Z2022-04-29T11:48:04Z2021-08-17COLET, João Mateus. Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA. 2021. Trabalho de Conclusão de Curso (Engenharia de Computação) - Universidade Tecnológica Federal do Paraná (UTFPR), Pato Branco, 2021.http://repositorio.utfpr.edu.br/jspui/handle/1/28154Com o aumento da complexidade dos algoritmos computacionais, as tecnologias convencionais passaram a apresentar resultados insatisfatórios em relação ao tempo de processamento. Novas tecnologias para aceleração de código surgiram para suprir as desvantagens dos computadores que executam código sequencial, entre elas as FPGAs. Pelo método proposto por Estrin (1960), denominado arquitetura F+V, composta por um processador sequencial e uma FPGA, buscou-se combinar as vantagens de ambas tecnologias ao explorar o paralelismo nos problemas propostos. Este trabalho verificou por meio de ensaios científicos a aceleração obtida por meio desta proposta dos seguintes problemas clássicos: a detecção de números primos, o algoritmo de ordenação bubble sort e o algoritmo de renderização de imagens Zbuffer. Foram obtidos resultados de aceleramento na ordem de até 200 mil, 9 e 1.3 vezes respectivamente. Mostrando assim os benefícios em utilizar as FPGAs em uma arquitetura F+V.With the increasing complexity of computational algorithms, conventional technologies began to show unsatisfactory results regarding processing time. New technologies for code acceleration have emerged to address the disadvantages of sequential-code computers, including the FPGAs. Through the re-reading of an old concept, called F+V architecture, proposed by Estrin (1960), consisting of a sequential processor and an FPGA, it were combined the advantages of both technologies by exploring parallelism in the proposed problems. This work verified through scientific essays the acceleration achieved through this proposal of the classical problems: the detector of prime numbers, the bubble sort sorting algorithm and the Z buffer image rendering algorithm. Acceleration results were achieved in the order of up to 200 thousand, 9 and 1.3 times respectively. Showing the advantages of use FPGA in F+V architecture.porUniversidade Tecnológica Federal do ParanáPato BrancoEngenharia de ComputaçãoUTFPRBrasilDepartamento Acadêmico de InformáticaCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOArranjos de lógica programável em campoVHDL (Linguagem descritiva de hardware)Algorítmos computacionaisField programmable gate arraysVHDL (Computer hardware description language)Computer algorithmsEnsaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGAComputational acceleration essays of some classical algorithms utilizing FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisPato BrancoBarros, André MacárioBarbosa, Marco Antonio de CastroSousa, Kleiton de MoraisBarros, André MacárioColet, João Mateusinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPRORIGINALaceleracaocomputacionalalgoritmosfpga.pdfaceleracaocomputacionalalgoritmosfpga.pdfapplication/pdf2130394http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/3/aceleracaocomputacionalalgoritmosfpga.pdfa0aacc68a3fb267cabd769b8423db441MD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81290http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/4/license.txtb9d82215ab23456fa2d8b49c5df1b95bMD54TEXTaceleracaocomputacionalalgoritmosfpga.pdf.txtaceleracaocomputacionalalgoritmosfpga.pdf.txtExtracted texttext/plain125027http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/5/aceleracaocomputacionalalgoritmosfpga.pdf.txt5eb6b1af75d60ef7e1878faa285b7facMD55THUMBNAILaceleracaocomputacionalalgoritmosfpga.pdf.jpgaceleracaocomputacionalalgoritmosfpga.pdf.jpgGenerated Thumbnailimage/jpeg1348http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/6/aceleracaocomputacionalalgoritmosfpga.pdf.jpg316cecb91e5fcb3d8109625e33f5ac45MD561/281542022-04-30 03:07:26.149oai:repositorio.utfpr.edu.br:1/28154TmEgcXVhbGlkYWRlIGRlIHRpdHVsYXIgZG9zIGRpcmVpdG9zIGRlIGF1dG9yIGRhIHB1YmxpY2HDp8OjbywgYXV0b3Jpem8gYSBVVEZQUiBhIHZlaWN1bGFyLCAKYXRyYXbDqXMgZG8gUG9ydGFsIGRlIEluZm9ybWHDp8OjbyBlbSBBY2Vzc28gQWJlcnRvIChQSUFBKSBlIGRvcyBDYXTDoWxvZ29zIGRhcyBCaWJsaW90ZWNhcyAKZGVzdGEgSW5zdGl0dWnDp8Ojbywgc2VtIHJlc3NhcmNpbWVudG8gZG9zIGRpcmVpdG9zIGF1dG9yYWlzLCBkZSBhY29yZG8gY29tIGEgTGVpIG5vIDkuNjEwLzk4LCAKbyB0ZXh0byBkZXN0YSBvYnJhLCBvYnNlcnZhbmRvIGFzIGNvbmRpw6fDtWVzIGRlIGRpc3BvbmliaWxpemHDp8OjbyByZWdpc3RyYWRhcyBubyBpdGVtIDQgZG8gCuKAnFRlcm1vIGRlIEF1dG9yaXphw6fDo28gcGFyYSBQdWJsaWNhw6fDo28gZGUgVHJhYmFsaG9zIGRlIENvbmNsdXPDo28gZGUgQ3Vyc28gZGUgR3JhZHVhw6fDo28gZSAKRXNwZWNpYWxpemHDp8OjbywgRGlzc2VydGHDp8O1ZXMgZSBUZXNlcyBubyBQb3J0YWwgZGUgSW5mb3JtYcOnw6NvIGUgbm9zIENhdMOhbG9nb3MgRWxldHLDtG5pY29zIGRvIApTaXN0ZW1hIGRlIEJpYmxpb3RlY2FzIGRhIFVURlBS4oCdLCBwYXJhIGZpbnMgZGUgbGVpdHVyYSwgaW1wcmVzc8OjbyBlL291IGRvd25sb2FkLCB2aXNhbmRvIGEgCmRpdnVsZ2HDp8OjbyBkYSBwcm9kdcOnw6NvIGNpZW50w61maWNhIGJyYXNpbGVpcmEuCgogIEFzIHZpYXMgb3JpZ2luYWlzIGUgYXNzaW5hZGFzIHBlbG8ocykgYXV0b3IoZXMpIGRvIOKAnFRlcm1vIGRlIEF1dG9yaXphw6fDo28gcGFyYSBQdWJsaWNhw6fDo28gZGUgClRyYWJhbGhvcyBkZSBDb25jbHVzw6NvIGRlIEN1cnNvIGRlIEdyYWR1YcOnw6NvIGUgRXNwZWNpYWxpemHDp8OjbywgRGlzc2VydGHDp8O1ZXMgZSBUZXNlcyBubyBQb3J0YWwgCmRlIEluZm9ybWHDp8OjbyBlIG5vcyBDYXTDoWxvZ29zIEVsZXRyw7RuaWNvcyBkbyBTaXN0ZW1hIGRlIEJpYmxpb3RlY2FzIGRhIFVURlBS4oCdIGUgZGEg4oCcRGVjbGFyYcOnw6NvIApkZSBBdXRvcmlh4oCdIGVuY29udHJhbS1zZSBhcnF1aXZhZGFzIG5hIEJpYmxpb3RlY2EgZG8gQ8OibXB1cyBubyBxdWFsIG8gdHJhYmFsaG8gZm9pIGRlZmVuZGlkby4gCk5vIGNhc28gZGUgcHVibGljYcOnw7VlcyBkZSBhdXRvcmlhIGNvbGV0aXZhIGUgbXVsdGljw6JtcHVzLCBvcyBkb2N1bWVudG9zIGZpY2Fyw6NvIHNvYiBndWFyZGEgZGEgCkJpYmxpb3RlY2EgY29tIGEgcXVhbCBvIOKAnHByaW1laXJvIGF1dG9y4oCdIHBvc3N1YSB2w61uY3Vsby4KRepositório de PublicaçõesPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestopendoar:2022-04-30T06:07:26Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.pt_BR.fl_str_mv Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
dc.title.alternative.pt_BR.fl_str_mv Computational acceleration essays of some classical algorithms utilizing FPGA
title Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
spellingShingle Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
Colet, João Mateus
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Algorítmos computacionais
Field programmable gate arrays
VHDL (Computer hardware description language)
Computer algorithms
title_short Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_full Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_fullStr Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_full_unstemmed Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
title_sort Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA
author Colet, João Mateus
author_facet Colet, João Mateus
author_role author
dc.contributor.advisor1.fl_str_mv Barros, André Macário
dc.contributor.referee1.fl_str_mv Barbosa, Marco Antonio de Castro
dc.contributor.referee2.fl_str_mv Sousa, Kleiton de Morais
dc.contributor.referee3.fl_str_mv Barros, André Macário
dc.contributor.author.fl_str_mv Colet, João Mateus
contributor_str_mv Barros, André Macário
Barbosa, Marco Antonio de Castro
Sousa, Kleiton de Morais
Barros, André Macário
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Algorítmos computacionais
Field programmable gate arrays
VHDL (Computer hardware description language)
Computer algorithms
dc.subject.por.fl_str_mv Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Algorítmos computacionais
Field programmable gate arrays
VHDL (Computer hardware description language)
Computer algorithms
description Com o aumento da complexidade dos algoritmos computacionais, as tecnologias convencionais passaram a apresentar resultados insatisfatórios em relação ao tempo de processamento. Novas tecnologias para aceleração de código surgiram para suprir as desvantagens dos computadores que executam código sequencial, entre elas as FPGAs. Pelo método proposto por Estrin (1960), denominado arquitetura F+V, composta por um processador sequencial e uma FPGA, buscou-se combinar as vantagens de ambas tecnologias ao explorar o paralelismo nos problemas propostos. Este trabalho verificou por meio de ensaios científicos a aceleração obtida por meio desta proposta dos seguintes problemas clássicos: a detecção de números primos, o algoritmo de ordenação bubble sort e o algoritmo de renderização de imagens Zbuffer. Foram obtidos resultados de aceleramento na ordem de até 200 mil, 9 e 1.3 vezes respectivamente. Mostrando assim os benefícios em utilizar as FPGAs em uma arquitetura F+V.
publishDate 2021
dc.date.issued.fl_str_mv 2021-08-17
dc.date.accessioned.fl_str_mv 2022-04-29T11:48:04Z
dc.date.available.fl_str_mv 2022-04-29T11:48:04Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv COLET, João Mateus. Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA. 2021. Trabalho de Conclusão de Curso (Engenharia de Computação) - Universidade Tecnológica Federal do Paraná (UTFPR), Pato Branco, 2021.
dc.identifier.uri.fl_str_mv http://repositorio.utfpr.edu.br/jspui/handle/1/28154
identifier_str_mv COLET, João Mateus. Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA. 2021. Trabalho de Conclusão de Curso (Engenharia de Computação) - Universidade Tecnológica Federal do Paraná (UTFPR), Pato Branco, 2021.
url http://repositorio.utfpr.edu.br/jspui/handle/1/28154
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Pato Branco
dc.publisher.program.fl_str_mv Engenharia de Computação
dc.publisher.initials.fl_str_mv UTFPR
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Departamento Acadêmico de Informática
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Pato Branco
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
bitstream.url.fl_str_mv http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/3/aceleracaocomputacionalalgoritmosfpga.pdf
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/4/license.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/5/aceleracaocomputacionalalgoritmosfpga.pdf.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/28154/6/aceleracaocomputacionalalgoritmosfpga.pdf.jpg
bitstream.checksum.fl_str_mv a0aacc68a3fb267cabd769b8423db441
b9d82215ab23456fa2d8b49c5df1b95b
5eb6b1af75d60ef7e1878faa285b7fac
316cecb91e5fcb3d8109625e33f5ac45
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv
_version_ 1805923041221279744