Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754

Detalhes bibliográficos
Autor(a) principal: ABNER CORREA BARROS
Data de Publicação: 2008
Tipo de documento: Dissertação
Título da fonte: Portal de Dados Abertos da CAPES
id BRCRIS_935012be22e13f819e858c43c09dc0fe
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
title Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
spellingShingle Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
ABNER CORREA BARROS
title_short Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
title_full Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
title_fullStr Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
title_full_unstemmed Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
title_sort Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754
publishDate 2008
format masterThesis
author_role author
author ABNER CORREA BARROS
author_facet ABNER CORREA BARROS
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/3825998752196688
dc.contributor.advisor1.fl_str_mv MANOEL EUSEBIO DE LIMA
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/4235825596747458
dc.publisher.none.fl_str_mv UNIVERSIDADE FEDERAL DE PERNAMBUCO
publisher.none.fl_str_mv UNIVERSIDADE FEDERAL DE PERNAMBUCO
instname_str UNIVERSIDADE FEDERAL DE PERNAMBUCO
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESImplementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 7542008masterThesisauthorABNER CORREA BARROShttp://lattes.cnpq.br/3825998752196688MANOEL EUSEBIO DE LIMAhttp://lattes.cnpq.br/4235825596747458UNIVERSIDADE FEDERAL DE PERNAMBUCOUNIVERSIDADE FEDERAL DE PERNAMBUCOUNIVERSIDADE FEDERAL DE PERNAMBUCOPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv BARROS, ABNER CORREA. Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754. 2008. Tese.
dc.identifier.citation.fl_str_mv BARROS, ABNER CORREA. Implementação em FPGA de um Módulo Multiplicador e Acumulador Aritmético de Alto Desempenho para Números de ponto Flutuante de dupla Precisão, Padrão IEEE 754. 2008. Tese.
_version_ 1741889918540447744

Registros relacionados