Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede
Autor(a) principal: | |
---|---|
Data de Publicação: | 2010 |
Tipo de documento: | Dissertação |
Título da fonte: | Portal de Dados Abertos da CAPES |
id |
BRCRIS_b3fde99e1ed2b82b304a4f8a4024a43f |
---|---|
network_acronym_str |
CAPES |
network_name_str |
Portal de Dados Abertos da CAPES |
dc.title.pt-BR.fl_str_mv |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
title |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
spellingShingle |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede Vitor Mateus Moraes |
title_short |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
title_full |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
title_fullStr |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
title_full_unstemmed |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
title_sort |
Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede |
publishDate |
2010 |
format |
masterThesis |
author_role |
author |
author |
Vitor Mateus Moraes |
author_facet |
Vitor Mateus Moraes |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/0632197206741240 |
dc.contributor.advisor1.fl_str_mv |
Eugenio de Bona Castelan Neto |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/5680858790581538 |
dc.contributor.advisor1orcid.por.fl_str_mv |
https://orcid.org/0000000280793738 |
dc.publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE SANTA CATARINA |
publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE SANTA CATARINA |
instname_str |
UNIVERSIDADE FEDERAL DE SANTA CATARINA |
reponame_str |
Portal de Dados Abertos da CAPES |
collection |
Portal de Dados Abertos da CAPES |
spelling |
CAPESPortal de Dados Abertos da CAPESUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via RedeUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via RedeUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via RedeUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via RedeUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via RedeUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via RedeUma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede2010masterThesisauthorVitor Mateus Moraeshttp://lattes.cnpq.br/0632197206741240Eugenio de Bona Castelan Netohttp://lattes.cnpq.br/5680858790581538https://orcid.org/0000000280793738UNIVERSIDADE FEDERAL DE SANTA CATARINAUNIVERSIDADE FEDERAL DE SANTA CATARINAUNIVERSIDADE FEDERAL DE SANTA CATARINAPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES |
identifier_str_mv |
Moraes, Vitor Mateus. Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede. 2010. Tese. |
dc.identifier.citation.fl_str_mv |
Moraes, Vitor Mateus. Uma Proposta para Síntese de Controlador para uma Classe de Sistemas de Controle via Rede. 2010. Tese. |
_version_ |
1741885023034802176 |