Implementação em hardware de redes neurais artificiais com topologia configur[avel
Data de Publicação: | 2010 |
---|---|
Tipo de documento: | Dissertação |
Título da fonte: | Portal de Dados Abertos da CAPES |
id |
BRCRIS_cde9118f882dcb32f0c21f7183c90345 |
---|---|
network_acronym_str |
CAPES |
network_name_str |
Portal de Dados Abertos da CAPES |
dc.title.pt-BR.fl_str_mv |
Implementação em hardware de redes neurais artificiais com topologia configur[avel |
title |
Implementação em hardware de redes neurais artificiais com topologia configur[avel |
spellingShingle |
Implementação em hardware de redes neurais artificiais com topologia configur[avel Redes neurais artificiais, hardware para redes neurais, sigmoide, paralelismo |
title_short |
Implementação em hardware de redes neurais artificiais com topologia configur[avel |
title_full |
Implementação em hardware de redes neurais artificiais com topologia configur[avel |
title_fullStr |
Implementação em hardware de redes neurais artificiais com topologia configur[avel Implementação em hardware de redes neurais artificiais com topologia configur[avel |
title_full_unstemmed |
Implementação em hardware de redes neurais artificiais com topologia configur[avel Implementação em hardware de redes neurais artificiais com topologia configur[avel |
title_sort |
Implementação em hardware de redes neurais artificiais com topologia configur[avel |
topic |
Redes neurais artificiais, hardware para redes neurais, sigmoide, paralelismo |
publishDate |
2010 |
format |
masterThesis |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
NADIA NEDJAH |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/5417946704251656 |
dc.contributor.advisor1orcid.por.fl_str_mv |
https://orcid.org/0000000216566397 |
dc.publisher.none.fl_str_mv |
UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO |
publisher.none.fl_str_mv |
UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO |
instname_str |
UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO |
dc.publisher.program.fl_str_mv |
ENGENHARIA ELETRÔNICA |
dc.description.course.none.fl_txt_mv |
ENGENHARIA ELETRÔNICA |
reponame_str |
Portal de Dados Abertos da CAPES |
collection |
Portal de Dados Abertos da CAPES |
spelling |
CAPESPortal de Dados Abertos da CAPESImplementação em hardware de redes neurais artificiais com topologia configur[avelImplementação em hardware de redes neurais artificiais com topologia configur[avelImplementação em hardware de redes neurais artificiais com topologia configur[avelImplementação em hardware de redes neurais artificiais com topologia configur[avelImplementação em hardware de redes neurais artificiais com topologia configur[avelImplementação em hardware de redes neurais artificiais com topologia configur[avelImplementação em hardware de redes neurais artificiais com topologia configur[avelRedes neurais artificiais, hardware para redes neurais, sigmoide, paralelismo2010masterThesisauthorNADIA NEDJAHhttp://lattes.cnpq.br/5417946704251656https://orcid.org/0000000216566397UNIVERSIDADE DO ESTADO DO RIO DE JANEIROUNIVERSIDADE DO ESTADO DO RIO DE JANEIROUNIVERSIDADE DO ESTADO DO RIO DE JANEIROENGENHARIA ELETRÔNICAENGENHARIA ELETRÔNICAPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES |
_version_ |
1741885292465356800 |