Efficient design of pruned convolutional neural networks on FPGA

Detalhes bibliográficos
Autor(a) principal: Véstias, Mário
Data de Publicação: 2020
Tipo de documento: Artigo
Idioma: eng
Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
Texto Completo: http://hdl.handle.net/10400.21/12388
Resumo: Este trabalho foi financiado pelo Concurso Anual para Projetos de Investigação, Desenvolvimento, Inovação e Criação Artística (IDI&CA) 2020 do Instituto Politécnico de Lisboa. Código de referência IPL/2020/TRAINEE/ISEL
id RCAP_23da3322f5129fd04706ff067cc7598b
oai_identifier_str oai:repositorio.ipl.pt:10400.21/12388
network_acronym_str RCAP
network_name_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository_id_str 7160
spelling Efficient design of pruned convolutional neural networks on FPGADeep learningConvolutional neural networkFPGABlock pruningEdge computingEste trabalho foi financiado pelo Concurso Anual para Projetos de Investigação, Desenvolvimento, Inovação e Criação Artística (IDI&CA) 2020 do Instituto Politécnico de Lisboa. Código de referência IPL/2020/TRAINEE/ISELConvolutional Neural Networks (CNNs) have improved several computer vision applications, like object detection and classification, when compared to other machine learning algorithms. Running these models in edge computing devices close to data sources is attracting the attention of the community since it avoids high-latency data communication of private data for cloud processing and permits real-time decisions turning these systems into smart embedded devices. Running these models is computationally very demanding and requires a large amount of memory, which are scarce in edge devices compared to a cloud center. In this paper, we proposed an architecture for the inference of pruned convolutional neural networks in any density FPGAs. A configurable block pruning method is proposed together with an architecture that supports the efficient execution of pruned networks. Also, pruning and batching are studied together to determine how they influence each other. With the proposed architecture, we run the inference of a CNN with an average performance of 322 GOPs for 8-bit data in a XC7Z020 FPGA. The proposed architecture running AlexNet processes 240 images/s in a ZYNQ7020 and 775 images/s in a ZYNQ7045 with only 1.2% accuracy degradation.SpringerRCIPLVéstias, Mário2020-11-20T13:07:05Z2020-11-142020-11-14T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/articleapplication/pdfhttp://hdl.handle.net/10400.21/12388engVÉSTIAS, Mário – Efficient design of pruned convolutional neural networks on FPGA. Journal of Signal Processing Systems for Signal Image and Video Technology. ISSN 1939-8115. Vol. 93, N.º 5 (SI), (2020), pp. 531-5441939-8115metadata only accessinfo:eu-repo/semantics/openAccessreponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAP2023-08-03T10:05:12Zoai:repositorio.ipl.pt:10400.21/12388Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T20:20:29.174107Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse
dc.title.none.fl_str_mv Efficient design of pruned convolutional neural networks on FPGA
title Efficient design of pruned convolutional neural networks on FPGA
spellingShingle Efficient design of pruned convolutional neural networks on FPGA
Véstias, Mário
Deep learning
Convolutional neural network
FPGA
Block pruning
Edge computing
title_short Efficient design of pruned convolutional neural networks on FPGA
title_full Efficient design of pruned convolutional neural networks on FPGA
title_fullStr Efficient design of pruned convolutional neural networks on FPGA
title_full_unstemmed Efficient design of pruned convolutional neural networks on FPGA
title_sort Efficient design of pruned convolutional neural networks on FPGA
author Véstias, Mário
author_facet Véstias, Mário
author_role author
dc.contributor.none.fl_str_mv RCIPL
dc.contributor.author.fl_str_mv Véstias, Mário
dc.subject.por.fl_str_mv Deep learning
Convolutional neural network
FPGA
Block pruning
Edge computing
topic Deep learning
Convolutional neural network
FPGA
Block pruning
Edge computing
description Este trabalho foi financiado pelo Concurso Anual para Projetos de Investigação, Desenvolvimento, Inovação e Criação Artística (IDI&CA) 2020 do Instituto Politécnico de Lisboa. Código de referência IPL/2020/TRAINEE/ISEL
publishDate 2020
dc.date.none.fl_str_mv 2020-11-20T13:07:05Z
2020-11-14
2020-11-14T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/article
format article
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10400.21/12388
url http://hdl.handle.net/10400.21/12388
dc.language.iso.fl_str_mv eng
language eng
dc.relation.none.fl_str_mv VÉSTIAS, Mário – Efficient design of pruned convolutional neural networks on FPGA. Journal of Signal Processing Systems for Signal Image and Video Technology. ISSN 1939-8115. Vol. 93, N.º 5 (SI), (2020), pp. 531-544
1939-8115
dc.rights.driver.fl_str_mv metadata only access
info:eu-repo/semantics/openAccess
rights_invalid_str_mv metadata only access
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Springer
publisher.none.fl_str_mv Springer
dc.source.none.fl_str_mv reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron:RCAAP
instname_str Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron_str RCAAP
institution RCAAP
reponame_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
collection Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository.name.fl_str_mv Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
repository.mail.fl_str_mv
_version_ 1799133474262614016

Registros relacionados