A digital neural virtual processor for VLSI
Autor(a) principal: | |
---|---|
Data de Publicação: | 1999 |
Outros Autores: | |
Tipo de documento: | Artigo |
Idioma: | por |
Título da fonte: | Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
Texto Completo: | https://proa.ua.pt/index.php/revdeti/article/view/18957 |
Resumo: | The present dissertation describes the project of a neural digital virtual processor to be fabricated in VLSI technology, and its development procedure, making use of a hardware description language - Verilog HDL. Through Verilog and its simulator Verilog-XL, the neural processor was designed and a simulation framework for the overall processing system - neurocomputer, was built. (...) |
id |
RCAP_979e6b17b4cc40d5478548fb3fd3a003 |
---|---|
oai_identifier_str |
oai:proa.ua.pt:article/18957 |
network_acronym_str |
RCAP |
network_name_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository_id_str |
7160 |
spelling |
A digital neural virtual processor for VLSIProcessador neuronal virtual digital para implementação VLSIThe present dissertation describes the project of a neural digital virtual processor to be fabricated in VLSI technology, and its development procedure, making use of a hardware description language - Verilog HDL. Through Verilog and its simulator Verilog-XL, the neural processor was designed and a simulation framework for the overall processing system - neurocomputer, was built. (...)A dissertação presente constitui a descrição do projecto de um processador neuronal digital virtual, a ser fabricado em tecnologia VLSI, e do procedimento de desenvolvimento adoptado utilizando uma linguagem de descrição de hardware - Verilog HDL. (...)UA Editora1999-01-01T00:00:00Zmaster thesisinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/publishedVersionapplication/pdfhttps://proa.ua.pt/index.php/revdeti/article/view/18957oai:proa.ua.pt:article/18957Eletrónica e Telecomunicações; Vol 2 No 5 (1999); 622-623Eletrónica e Telecomunicações; vol. 2 n.º 5 (1999); 622-6232182-97721645-0493reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAPporhttps://proa.ua.pt/index.php/revdeti/article/view/18957https://proa.ua.pt/index.php/revdeti/article/view/18957/13752https://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessVelez, Jorge Manuel Borda d'ÁguaFerrari, António de Brito2022-09-26T11:00:34Zoai:proa.ua.pt:article/18957Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T16:08:43.612101Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse |
dc.title.none.fl_str_mv |
A digital neural virtual processor for VLSI Processador neuronal virtual digital para implementação VLSI |
title |
A digital neural virtual processor for VLSI |
spellingShingle |
A digital neural virtual processor for VLSI Velez, Jorge Manuel Borda d'Água |
title_short |
A digital neural virtual processor for VLSI |
title_full |
A digital neural virtual processor for VLSI |
title_fullStr |
A digital neural virtual processor for VLSI |
title_full_unstemmed |
A digital neural virtual processor for VLSI |
title_sort |
A digital neural virtual processor for VLSI |
author |
Velez, Jorge Manuel Borda d'Água |
author_facet |
Velez, Jorge Manuel Borda d'Água Ferrari, António de Brito |
author_role |
author |
author2 |
Ferrari, António de Brito |
author2_role |
author |
dc.contributor.author.fl_str_mv |
Velez, Jorge Manuel Borda d'Água Ferrari, António de Brito |
description |
The present dissertation describes the project of a neural digital virtual processor to be fabricated in VLSI technology, and its development procedure, making use of a hardware description language - Verilog HDL. Through Verilog and its simulator Verilog-XL, the neural processor was designed and a simulation framework for the overall processing system - neurocomputer, was built. (...) |
publishDate |
1999 |
dc.date.none.fl_str_mv |
1999-01-01T00:00:00Z |
dc.type.driver.fl_str_mv |
master thesis info:eu-repo/semantics/article info:eu-repo/semantics/masterThesis |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
format |
article |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://proa.ua.pt/index.php/revdeti/article/view/18957 oai:proa.ua.pt:article/18957 |
url |
https://proa.ua.pt/index.php/revdeti/article/view/18957 |
identifier_str_mv |
oai:proa.ua.pt:article/18957 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
https://proa.ua.pt/index.php/revdeti/article/view/18957 https://proa.ua.pt/index.php/revdeti/article/view/18957/13752 |
dc.rights.driver.fl_str_mv |
https://creativecommons.org/licenses/by/4.0/ info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
https://creativecommons.org/licenses/by/4.0/ |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
UA Editora |
publisher.none.fl_str_mv |
UA Editora |
dc.source.none.fl_str_mv |
Eletrónica e Telecomunicações; Vol 2 No 5 (1999); 622-623 Eletrónica e Telecomunicações; vol. 2 n.º 5 (1999); 622-623 2182-9772 1645-0493 reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação instacron:RCAAP |
instname_str |
Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
instacron_str |
RCAAP |
institution |
RCAAP |
reponame_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
collection |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository.name.fl_str_mv |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
repository.mail.fl_str_mv |
|
_version_ |
1799130544366157824 |