Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC
Autor(a) principal: | |
---|---|
Data de Publicação: | 2016 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações do UCpel |
Texto Completo: | http://tede.ucpel.edu.br:8080/jspui/handle/tede/575 |
Resumo: | O padrão de compressão de vídeo HEVC (High Efficiency Video Coding) é um dos mais novos padrões desenvolvidos. Ele alcança taxas de compressão de vídeo maiores em relação aos outros padrões já existentes e dobra a taxa de compressão comparado ao padrão anterior, o H.264/AVC (Advanced Video Coding). No codificador de vídeo, os módulos de Estimação de Movimento e Predição Intra estão presentes e utilizam intensamente as seguintes métricas de similaridade para decisão de modo de codificação: a SAD (Sum of Absolute Differences) e a SATD (Sum of Absolute Transformed Differences). O uso intenso destas métricas representa a maior parte da complexidade computacional do codificador de vídeo HEVC. O objetivo deste trabalho é explorar arquiteturas de hardware para as métricas de similaridade SAD e SATD utilizando técnicas de redução do consumo de potência. Para a métrica SATD foram realizados dois estudos: o primeiro estudo foca na exploração arquitetural em diferentes níveis de paralelismo da Transformada Hadamard 8x8; o segundo estudo visa a implementação de arquiteturas baseadas em múltiplos tamanhos da Transformada Hadamard. Como técnicas de redução de potência, foram utilizados somadores compressores nas arquiteturas de SATD. Também foram utilizados somadores compressores em diferentes recombinações em arquitetura da métrica SAD. Todas arquiteturas apresentadas neste trabalho foram implementadas em linguagem de descrição de hardware VHDL e sintetizadas para ASIC na tecnologia 45nm da Nangate utilizando a ferramenta Cadence RTL Compiler. A estimação de potência das arquiteturas foi obtida utilizando entradas reais extraídas do software de referência do padrão HEVC. Foram realizadas análises comparativas entre estas arquiteturas, assim como comparações com arquiteturas estado-daarte. As arquiteturas utilizando somadores/subtratores compressores em comparação às arquiteturas utilizando somadores da ferramenta de síntese apresentam uma redução de potência de 16,3% para a sequencial, 21,1% para a semi-paralela e 26,6% para a paralela para SATD baseada na HT 8x8 e 10,07% para a SATD baseada em múltiplos tamanhos da HT. Para a arquitetura de SAD utilizando somadores compressores 8:2 a redução de potência foi de 61,8%. |
id |
UCPe_afc58b1ae72c51eb6a1da2598faa3185 |
---|---|
oai_identifier_str |
oai:tede.ucpel.edu.br:tede/575 |
network_acronym_str |
UCPe |
network_name_str |
Biblioteca Digital de Teses e Dissertações do UCpel |
repository_id_str |
|
spelling |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVCmicroeletrônica; vídeo; codificação de vídeo; HEVC; arquitetura de hardware;SATD; SAD; somadores compressoresMEDIDAS ELETRICAS, MAGNETICAS E ELETRONICAS; INSTRUMENTACAO::SISTEMAS ELETRONICOS DE MEDIDA E DE CONTROLE##-7002806974991022584##600O padrão de compressão de vídeo HEVC (High Efficiency Video Coding) é um dos mais novos padrões desenvolvidos. Ele alcança taxas de compressão de vídeo maiores em relação aos outros padrões já existentes e dobra a taxa de compressão comparado ao padrão anterior, o H.264/AVC (Advanced Video Coding). No codificador de vídeo, os módulos de Estimação de Movimento e Predição Intra estão presentes e utilizam intensamente as seguintes métricas de similaridade para decisão de modo de codificação: a SAD (Sum of Absolute Differences) e a SATD (Sum of Absolute Transformed Differences). O uso intenso destas métricas representa a maior parte da complexidade computacional do codificador de vídeo HEVC. O objetivo deste trabalho é explorar arquiteturas de hardware para as métricas de similaridade SAD e SATD utilizando técnicas de redução do consumo de potência. Para a métrica SATD foram realizados dois estudos: o primeiro estudo foca na exploração arquitetural em diferentes níveis de paralelismo da Transformada Hadamard 8x8; o segundo estudo visa a implementação de arquiteturas baseadas em múltiplos tamanhos da Transformada Hadamard. Como técnicas de redução de potência, foram utilizados somadores compressores nas arquiteturas de SATD. Também foram utilizados somadores compressores em diferentes recombinações em arquitetura da métrica SAD. Todas arquiteturas apresentadas neste trabalho foram implementadas em linguagem de descrição de hardware VHDL e sintetizadas para ASIC na tecnologia 45nm da Nangate utilizando a ferramenta Cadence RTL Compiler. A estimação de potência das arquiteturas foi obtida utilizando entradas reais extraídas do software de referência do padrão HEVC. Foram realizadas análises comparativas entre estas arquiteturas, assim como comparações com arquiteturas estado-daarte. As arquiteturas utilizando somadores/subtratores compressores em comparação às arquiteturas utilizando somadores da ferramenta de síntese apresentam uma redução de potência de 16,3% para a sequencial, 21,1% para a semi-paralela e 26,6% para a paralela para SATD baseada na HT 8x8 e 10,07% para a SATD baseada em múltiplos tamanhos da HT. Para a arquitetura de SAD utilizando somadores compressores 8:2 a redução de potência foi de 61,8%.The HEVC video compression standard is one of the newest standards. It achieves higher compression ratio compared to existing standards and doubles the compression ratio of the previous standard, the H.264/AVC (Advanced Video Coding). In video encoder, the Motion Estimation and Intra Prediction modules are present and uses intensively the follow similarity metrics for mode decision: the Sum of Absolute Differences and the Sum of Absolute Transformed Differences. The intense use of these metrics represents the major part of the computational complexity of the HEVC video encoder. The aim of this work is to explore hardware architectures for SAD and SATD similarity metrics using power consumption reduction techniques. For the SATD metric two studies were performed: the first study focuses on the architectural exploration at different levels of parallelism of the 8x8 Hadamard Transform; the second study aims at the implementation of architectures based on multiple sizes of the Hadamard Transform. As power reduction techniques, adders compressor were used in the SATD architectures. Adders compressor were also used in different recombinations of SAD metric. All architectures presented in this work were implemented in hardware description language VHDL and synthesized for ASIC in Nangate’s 45nm technology using the Cadence RTL Compiler tool. The power estimation of the architectures was obtained using real inputs extracted from the reference software of the HEVC standard. Comparative analyzes were performed between these architectures, as well as comparisons with architectures state-of-the-art. The architectures using adders/subtractors compressors compared to architectures using adder from the synthesis tool have a power reduction of 16.3 % for the sequential, 21.1 % for the semi-parallel and 26.6 % for the parallel for the SATD based on HT 8x8 and 10.07 % for SATD based on multiple sizes of HT. For the SAD architecture using 8: 2 compressor adders the power reduction was 61.8 %.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES##2075167498588264571##600Universidade Catolica de PelotasCentro de Ciencias da Saude##-7432574962795991241##600BrasilUCPelMestrado em Engenharia Eletronica e Computacao##8441657112416264052##600Costa, Eduardo Antônio César dahttp://lattes.cnpq.br/9974823066634212Almeida, Sérgio José Melo dehttp://lattes.cnpq.br/2722601824277488Rosa, Vagner Santos dahttp://lattes.cnpq.br/4599170539959463Silveira, Bianca Santos da Cunha da2017-02-10T11:09:37Z2016-12-01info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfSilveira, Bianca Santos da Cunha da. Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC. 2016. 69 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas.http://tede.ucpel.edu.br:8080/jspui/handle/tede/575porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações do UCpelinstname:Universidade Católica de Pelotas (UCPEL)instacron:UCPEL2020-09-29T21:40:08Zoai:tede.ucpel.edu.br:tede/575Biblioteca Digital de Teses e Dissertaçõeshttp://www2.ufpel.edu.br/tede/http://tede.ucpel.edu.br:8080/oai/requestbiblioteca@ucpel.edu.br||cristiane.chim@ucpel.tche.bropendoar:2020-09-29T21:40:08Biblioteca Digital de Teses e Dissertações do UCpel - Universidade Católica de Pelotas (UCPEL)false |
dc.title.none.fl_str_mv |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
title |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
spellingShingle |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC Silveira, Bianca Santos da Cunha da microeletrônica; vídeo; codificação de vídeo; HEVC; arquitetura de hardware;SATD; SAD; somadores compressores MEDIDAS ELETRICAS, MAGNETICAS E ELETRONICAS; INSTRUMENTACAO::SISTEMAS ELETRONICOS DE MEDIDA E DE CONTROLE# #-7002806974991022584# #600 |
title_short |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
title_full |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
title_fullStr |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
title_full_unstemmed |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
title_sort |
Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC |
author |
Silveira, Bianca Santos da Cunha da |
author_facet |
Silveira, Bianca Santos da Cunha da |
author_role |
author |
dc.contributor.none.fl_str_mv |
Costa, Eduardo Antônio César da http://lattes.cnpq.br/9974823066634212 Almeida, Sérgio José Melo de http://lattes.cnpq.br/2722601824277488 Rosa, Vagner Santos da http://lattes.cnpq.br/4599170539959463 |
dc.contributor.author.fl_str_mv |
Silveira, Bianca Santos da Cunha da |
dc.subject.por.fl_str_mv |
microeletrônica; vídeo; codificação de vídeo; HEVC; arquitetura de hardware;SATD; SAD; somadores compressores MEDIDAS ELETRICAS, MAGNETICAS E ELETRONICAS; INSTRUMENTACAO::SISTEMAS ELETRONICOS DE MEDIDA E DE CONTROLE# #-7002806974991022584# #600 |
topic |
microeletrônica; vídeo; codificação de vídeo; HEVC; arquitetura de hardware;SATD; SAD; somadores compressores MEDIDAS ELETRICAS, MAGNETICAS E ELETRONICAS; INSTRUMENTACAO::SISTEMAS ELETRONICOS DE MEDIDA E DE CONTROLE# #-7002806974991022584# #600 |
description |
O padrão de compressão de vídeo HEVC (High Efficiency Video Coding) é um dos mais novos padrões desenvolvidos. Ele alcança taxas de compressão de vídeo maiores em relação aos outros padrões já existentes e dobra a taxa de compressão comparado ao padrão anterior, o H.264/AVC (Advanced Video Coding). No codificador de vídeo, os módulos de Estimação de Movimento e Predição Intra estão presentes e utilizam intensamente as seguintes métricas de similaridade para decisão de modo de codificação: a SAD (Sum of Absolute Differences) e a SATD (Sum of Absolute Transformed Differences). O uso intenso destas métricas representa a maior parte da complexidade computacional do codificador de vídeo HEVC. O objetivo deste trabalho é explorar arquiteturas de hardware para as métricas de similaridade SAD e SATD utilizando técnicas de redução do consumo de potência. Para a métrica SATD foram realizados dois estudos: o primeiro estudo foca na exploração arquitetural em diferentes níveis de paralelismo da Transformada Hadamard 8x8; o segundo estudo visa a implementação de arquiteturas baseadas em múltiplos tamanhos da Transformada Hadamard. Como técnicas de redução de potência, foram utilizados somadores compressores nas arquiteturas de SATD. Também foram utilizados somadores compressores em diferentes recombinações em arquitetura da métrica SAD. Todas arquiteturas apresentadas neste trabalho foram implementadas em linguagem de descrição de hardware VHDL e sintetizadas para ASIC na tecnologia 45nm da Nangate utilizando a ferramenta Cadence RTL Compiler. A estimação de potência das arquiteturas foi obtida utilizando entradas reais extraídas do software de referência do padrão HEVC. Foram realizadas análises comparativas entre estas arquiteturas, assim como comparações com arquiteturas estado-daarte. As arquiteturas utilizando somadores/subtratores compressores em comparação às arquiteturas utilizando somadores da ferramenta de síntese apresentam uma redução de potência de 16,3% para a sequencial, 21,1% para a semi-paralela e 26,6% para a paralela para SATD baseada na HT 8x8 e 10,07% para a SATD baseada em múltiplos tamanhos da HT. Para a arquitetura de SAD utilizando somadores compressores 8:2 a redução de potência foi de 61,8%. |
publishDate |
2016 |
dc.date.none.fl_str_mv |
2016-12-01 2017-02-10T11:09:37Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
Silveira, Bianca Santos da Cunha da. Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC. 2016. 69 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas. http://tede.ucpel.edu.br:8080/jspui/handle/tede/575 |
identifier_str_mv |
Silveira, Bianca Santos da Cunha da. Exploração arquitetural nas métricas de similaridade para codificadores de vídeo do padrão HEVC. 2016. 69 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas. |
url |
http://tede.ucpel.edu.br:8080/jspui/handle/tede/575 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Catolica de Pelotas Centro de Ciencias da Saude# #-7432574962795991241# #600 Brasil UCPel Mestrado em Engenharia Eletronica e Computacao# #8441657112416264052# #600 |
publisher.none.fl_str_mv |
Universidade Catolica de Pelotas Centro de Ciencias da Saude# #-7432574962795991241# #600 Brasil UCPel Mestrado em Engenharia Eletronica e Computacao# #8441657112416264052# #600 |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações do UCpel instname:Universidade Católica de Pelotas (UCPEL) instacron:UCPEL |
instname_str |
Universidade Católica de Pelotas (UCPEL) |
instacron_str |
UCPEL |
institution |
UCPEL |
reponame_str |
Biblioteca Digital de Teses e Dissertações do UCpel |
collection |
Biblioteca Digital de Teses e Dissertações do UCpel |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações do UCpel - Universidade Católica de Pelotas (UCPEL) |
repository.mail.fl_str_mv |
biblioteca@ucpel.edu.br||cristiane.chim@ucpel.tche.br |
_version_ |
1809095178245373952 |