Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil
Autor(a) principal: | |
---|---|
Data de Publicação: | 2019 |
Outros Autores: | , |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFAM |
Texto Completo: | https://tede.ufam.edu.br/handle/tede/7470 |
Resumo: | Neste trabalho, uma abordagem para a realização de verificação e síntese de sistemas de controle discreto com realimentação de estados foi descrita, levando-se em consideração requisitos de desempenho da resposta ao degrau em sistemas de controle, a qual é baseada em técnicas de síntese indutiva guiada por contraexemplo (counter-example guided inductive synthesis - CEGIS). Nesse esquema, requisitos de desempenho (e.g., tempo de assentamento e máximo sobressinal) são avaliados, em um determinado sistema de controle, com o objetivo de verificar se os valores desejados são atendidos. Caso isso não aconteça, torna-se necessário encontrar um sistema que possibilite isso e, nesse caso, um controlador é novamente projetado. Para a geração de controladores, uma técnica de aprendizagem que se baseia em algoritmo genético foi utilizada, onde, a cada iteração em que um requisito não seja satisfeito, sabe-se que o controlador associado não é adequado. Na verificação desses requisitos de desempenho, em sistemas de controle discreto, considerou-se fragilidade (erros de quantização numérica, arredondamentos, efeitos de palavra de máquina finita, etc) nos controladores utilizados. A abordagem desenvolvida é útil para auxiliar engenheiros em seus projetos de sistemas de controle discretos, visto que fragilidades normalmente ocorrem durante implementações em plataformas digitais e, nesse caso, um sistema que atenda os requisitos desejados pode ser gerado. A sua implementação ocorreu dentro da ferramenta DSVerifier, que é baseada em verificação limitada (e ilimitada) de modelos e teorias de módulo de satisfabilidade. A metodologia proposta foi avaliada em um conjunto de padrões de teste clássicos (benchmarks) de sistemas de controle, extraídos da literatura, bem como em casos específicos e considerando diferentes autovalores e configurações de controladores. Os resultados experimentais mostram a sua eficácia em síntese de sistemas de controle discreto com realimentação de estados, levando-se em consideração requisitos de desempenho, visto que considera problemas práticos de implementação, o que não ocorre com outros métodos existentes. |
id |
UFAM_f9657dc277c9fd482d8d49e6fc268405 |
---|---|
oai_identifier_str |
oai:https://tede.ufam.edu.br/handle/:tede/7470 |
network_acronym_str |
UFAM |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFAM |
repository_id_str |
6592 |
spelling |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágilVerification and synthesis of state-feedback controllers with formal non-fragile performance guaranteesSistemas de controle inteligenteSistemas de controle digitalSistemas de controle por realimentaçãoENGENHARIASSistemas de controleVerificação de Parâmetros de DesempenhoSínteseNeste trabalho, uma abordagem para a realização de verificação e síntese de sistemas de controle discreto com realimentação de estados foi descrita, levando-se em consideração requisitos de desempenho da resposta ao degrau em sistemas de controle, a qual é baseada em técnicas de síntese indutiva guiada por contraexemplo (counter-example guided inductive synthesis - CEGIS). Nesse esquema, requisitos de desempenho (e.g., tempo de assentamento e máximo sobressinal) são avaliados, em um determinado sistema de controle, com o objetivo de verificar se os valores desejados são atendidos. Caso isso não aconteça, torna-se necessário encontrar um sistema que possibilite isso e, nesse caso, um controlador é novamente projetado. Para a geração de controladores, uma técnica de aprendizagem que se baseia em algoritmo genético foi utilizada, onde, a cada iteração em que um requisito não seja satisfeito, sabe-se que o controlador associado não é adequado. Na verificação desses requisitos de desempenho, em sistemas de controle discreto, considerou-se fragilidade (erros de quantização numérica, arredondamentos, efeitos de palavra de máquina finita, etc) nos controladores utilizados. A abordagem desenvolvida é útil para auxiliar engenheiros em seus projetos de sistemas de controle discretos, visto que fragilidades normalmente ocorrem durante implementações em plataformas digitais e, nesse caso, um sistema que atenda os requisitos desejados pode ser gerado. A sua implementação ocorreu dentro da ferramenta DSVerifier, que é baseada em verificação limitada (e ilimitada) de modelos e teorias de módulo de satisfabilidade. A metodologia proposta foi avaliada em um conjunto de padrões de teste clássicos (benchmarks) de sistemas de controle, extraídos da literatura, bem como em casos específicos e considerando diferentes autovalores e configurações de controladores. Os resultados experimentais mostram a sua eficácia em síntese de sistemas de controle discreto com realimentação de estados, levando-se em consideração requisitos de desempenho, visto que considera problemas práticos de implementação, o que não ocorre com outros métodos existentes.In this work, we describe an approach to perform verification and synthesis in discrete control systems with state feedback over step response performance requirements in control systems which is based on counterexample-guided inductive synthesis techniques (CEGIS). In this approach there is a performance requirement (e.g., settling time and maximum overshoot) in a given control system in order to know if it satisfies the desired value for that requirement, if it does not satisfy, one must find a system that satisfies the desired requirement, in which case the system controller is reset. For the generation of the controller, we use a learning technique where each iteration that the verification of the requirement does not satisfy, we learn that this controller is not worthy. In the verification of these performance requirements in discrete control systems, we consider the fragility (numerical quantization error, round-offs, etc.) in the controllers used. This approach is useful for assisting control engineers in their discrete control systems projects since such weaknesses occur during implementation on a digital platform, in which case this approach generates the system that meets the requirements desired in the design. This approach was implemented using DSVerifier which is a tool that employs bounded (and unbounded) model verification based on satisfiability modulo theories. Our approach was evaluated in a set of classical control system benchmarks extracted from the control literature, as well as in specific benchmarks considering different eigenvalues. The experimental results show that the elaborated approach is effective for the synthesis of performance requirements in discrete state feedback control systems since it considers practical implementation problems (FWL effects), unlike other methods that routinely do not consider these problems.FAPEAM - Fundação de Amparo à Pesquisa do Estado do AmazonasUniversidade Federal do AmazonasFaculdade de TecnologiaBrasilUFAMPrograma de Pós-graduação em Engenharia ElétricaLima Filho, Eddie Batista dehttp://lattes.cnpq.br/7827981023232761Silva Junior, Waldir Sabino dahttp://lattes.cnpq.br/2925380715531711Barreto, Raimundo da Silvahttp://lattes.cnpq.br/1132672107627968Cavalcante, Thiago Rodrigo Félixhttp://lattes.cnpq.br/2797384282612452https://orcid.org/0000-0002-9331-91892019-11-05T18:51:35Z2019-08-30info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfCAVALCANTE, Thiago Rodrigo Félix. Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil. 2019. 98 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Amazonas, Manaus (AM), 2019.https://tede.ufam.edu.br/handle/tede/7470porhttp://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFAMinstname:Universidade Federal do Amazonas (UFAM)instacron:UFAM2019-11-06T05:04:08Zoai:https://tede.ufam.edu.br/handle/:tede/7470Biblioteca Digital de Teses e Dissertaçõeshttp://200.129.163.131:8080/PUBhttp://200.129.163.131:8080/oai/requestddbc@ufam.edu.br||ddbc@ufam.edu.bropendoar:65922019-11-06T05:04:08Biblioteca Digital de Teses e Dissertações da UFAM - Universidade Federal do Amazonas (UFAM)false |
dc.title.none.fl_str_mv |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil Verification and synthesis of state-feedback controllers with formal non-fragile performance guarantees |
title |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil |
spellingShingle |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil Cavalcante, Thiago Rodrigo Félix Sistemas de controle inteligente Sistemas de controle digital Sistemas de controle por realimentação ENGENHARIAS Sistemas de controle Verificação de Parâmetros de Desempenho Síntese |
title_short |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil |
title_full |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil |
title_fullStr |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil |
title_full_unstemmed |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil |
title_sort |
Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil |
author |
Cavalcante, Thiago Rodrigo Félix |
author_facet |
Cavalcante, Thiago Rodrigo Félix http://lattes.cnpq.br/2797384282612452 https://orcid.org/0000-0002-9331-9189 |
author_role |
author |
author2 |
http://lattes.cnpq.br/2797384282612452 https://orcid.org/0000-0002-9331-9189 |
author2_role |
author author |
dc.contributor.none.fl_str_mv |
Lima Filho, Eddie Batista de http://lattes.cnpq.br/7827981023232761 Silva Junior, Waldir Sabino da http://lattes.cnpq.br/2925380715531711 Barreto, Raimundo da Silva http://lattes.cnpq.br/1132672107627968 |
dc.contributor.author.fl_str_mv |
Cavalcante, Thiago Rodrigo Félix http://lattes.cnpq.br/2797384282612452 https://orcid.org/0000-0002-9331-9189 |
dc.subject.por.fl_str_mv |
Sistemas de controle inteligente Sistemas de controle digital Sistemas de controle por realimentação ENGENHARIAS Sistemas de controle Verificação de Parâmetros de Desempenho Síntese |
topic |
Sistemas de controle inteligente Sistemas de controle digital Sistemas de controle por realimentação ENGENHARIAS Sistemas de controle Verificação de Parâmetros de Desempenho Síntese |
description |
Neste trabalho, uma abordagem para a realização de verificação e síntese de sistemas de controle discreto com realimentação de estados foi descrita, levando-se em consideração requisitos de desempenho da resposta ao degrau em sistemas de controle, a qual é baseada em técnicas de síntese indutiva guiada por contraexemplo (counter-example guided inductive synthesis - CEGIS). Nesse esquema, requisitos de desempenho (e.g., tempo de assentamento e máximo sobressinal) são avaliados, em um determinado sistema de controle, com o objetivo de verificar se os valores desejados são atendidos. Caso isso não aconteça, torna-se necessário encontrar um sistema que possibilite isso e, nesse caso, um controlador é novamente projetado. Para a geração de controladores, uma técnica de aprendizagem que se baseia em algoritmo genético foi utilizada, onde, a cada iteração em que um requisito não seja satisfeito, sabe-se que o controlador associado não é adequado. Na verificação desses requisitos de desempenho, em sistemas de controle discreto, considerou-se fragilidade (erros de quantização numérica, arredondamentos, efeitos de palavra de máquina finita, etc) nos controladores utilizados. A abordagem desenvolvida é útil para auxiliar engenheiros em seus projetos de sistemas de controle discretos, visto que fragilidades normalmente ocorrem durante implementações em plataformas digitais e, nesse caso, um sistema que atenda os requisitos desejados pode ser gerado. A sua implementação ocorreu dentro da ferramenta DSVerifier, que é baseada em verificação limitada (e ilimitada) de modelos e teorias de módulo de satisfabilidade. A metodologia proposta foi avaliada em um conjunto de padrões de teste clássicos (benchmarks) de sistemas de controle, extraídos da literatura, bem como em casos específicos e considerando diferentes autovalores e configurações de controladores. Os resultados experimentais mostram a sua eficácia em síntese de sistemas de controle discreto com realimentação de estados, levando-se em consideração requisitos de desempenho, visto que considera problemas práticos de implementação, o que não ocorre com outros métodos existentes. |
publishDate |
2019 |
dc.date.none.fl_str_mv |
2019-11-05T18:51:35Z 2019-08-30 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
CAVALCANTE, Thiago Rodrigo Félix. Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil. 2019. 98 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Amazonas, Manaus (AM), 2019. https://tede.ufam.edu.br/handle/tede/7470 |
identifier_str_mv |
CAVALCANTE, Thiago Rodrigo Félix. Verificação e síntese de controladores de realimentação de estados estática com garantias formais de desempenho não frágil. 2019. 98 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Amazonas, Manaus (AM), 2019. |
url |
https://tede.ufam.edu.br/handle/tede/7470 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
http://creativecommons.org/licenses/by/4.0/ info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by/4.0/ |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Federal do Amazonas Faculdade de Tecnologia Brasil UFAM Programa de Pós-graduação em Engenharia Elétrica |
publisher.none.fl_str_mv |
Universidade Federal do Amazonas Faculdade de Tecnologia Brasil UFAM Programa de Pós-graduação em Engenharia Elétrica |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFAM instname:Universidade Federal do Amazonas (UFAM) instacron:UFAM |
instname_str |
Universidade Federal do Amazonas (UFAM) |
instacron_str |
UFAM |
institution |
UFAM |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFAM |
collection |
Biblioteca Digital de Teses e Dissertações da UFAM |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFAM - Universidade Federal do Amazonas (UFAM) |
repository.mail.fl_str_mv |
ddbc@ufam.edu.br||ddbc@ufam.edu.br |
_version_ |
1809732036500389888 |