Implementação de um gerador de ambiente de verificação de IPs.

Detalhes bibliográficos
Autor(a) principal: NOBRE, Saul Borges.
Data de Publicação: 2018
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
Resumo: O gerador de ambiente de veriĄcação de IPs é uma ferramenta que deve auxiliar veriĄcadores, de maneira a automatizar o processo de implementação de uma versão stub do ambiente. Este basei-se no uso de informações contidas em um arquivo e na determinação de um padrão a ser seguido para o stub do ambiente. O ambiente gerado possui um padrão comum e muito utilizado. A implementação deu-se utilizando a linguagem de alto nível Java.
id UFCG_d29c175cbdb8b032033cc6af5fa2df78
oai_identifier_str oai:localhost:riufcg/18945
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str 4851
spelling Implementação de um gerador de ambiente de verificação de IPs.Implementation of an IP verification environment generator.Verificação de IPsAmbiente de verificação de IPsSystemverilogStub do ambienteGerador de ambiente de verificaçãoVerifying IPsIP verification environmentEnvironment StubVerification environment generatorEngenharia Elétrica.O gerador de ambiente de veriĄcação de IPs é uma ferramenta que deve auxiliar veriĄcadores, de maneira a automatizar o processo de implementação de uma versão stub do ambiente. Este basei-se no uso de informações contidas em um arquivo e na determinação de um padrão a ser seguido para o stub do ambiente. O ambiente gerado possui um padrão comum e muito utilizado. A implementação deu-se utilizando a linguagem de alto nível Java.The IP veriĄcation environment generator is a tool that should aid veriĄers in order to automate the process of implementing a textit stub version of the environment. This is based on the use of information contained in a Ąle and on determining a pattern to be followed for the textit stub environment. The generated environment has a common and widely used standard and was implemented using the Java.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIUFCGSANTOS JÚNIOR, Gutemberg Gonçalves dos.SANTOS JÚNIOR, G. G.http://lattes.cnpq.br/0204301941083935MORAIS, Marcos Ricardo Alcântara.NOBRE, Saul Borges.2018-12-252021-05-20T20:31:40Z2021-05-202021-05-20T20:31:40Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesishttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945NOBRE, Saul Borges. Implementação de um gerador de ambiente de verificação de IPs. 2018. 66f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2021-05-20T20:32:21Zoai:localhost:riufcg/18945Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512021-05-20T20:32:21Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.none.fl_str_mv Implementação de um gerador de ambiente de verificação de IPs.
Implementation of an IP verification environment generator.
title Implementação de um gerador de ambiente de verificação de IPs.
spellingShingle Implementação de um gerador de ambiente de verificação de IPs.
NOBRE, Saul Borges.
Verificação de IPs
Ambiente de verificação de IPs
Systemverilog
Stub do ambiente
Gerador de ambiente de verificação
Verifying IPs
IP verification environment
Environment Stub
Verification environment generator
Engenharia Elétrica.
title_short Implementação de um gerador de ambiente de verificação de IPs.
title_full Implementação de um gerador de ambiente de verificação de IPs.
title_fullStr Implementação de um gerador de ambiente de verificação de IPs.
title_full_unstemmed Implementação de um gerador de ambiente de verificação de IPs.
title_sort Implementação de um gerador de ambiente de verificação de IPs.
author NOBRE, Saul Borges.
author_facet NOBRE, Saul Borges.
author_role author
dc.contributor.none.fl_str_mv SANTOS JÚNIOR, Gutemberg Gonçalves dos.
SANTOS JÚNIOR, G. G.
http://lattes.cnpq.br/0204301941083935
MORAIS, Marcos Ricardo Alcântara.
dc.contributor.author.fl_str_mv NOBRE, Saul Borges.
dc.subject.por.fl_str_mv Verificação de IPs
Ambiente de verificação de IPs
Systemverilog
Stub do ambiente
Gerador de ambiente de verificação
Verifying IPs
IP verification environment
Environment Stub
Verification environment generator
Engenharia Elétrica.
topic Verificação de IPs
Ambiente de verificação de IPs
Systemverilog
Stub do ambiente
Gerador de ambiente de verificação
Verifying IPs
IP verification environment
Environment Stub
Verification environment generator
Engenharia Elétrica.
description O gerador de ambiente de veriĄcação de IPs é uma ferramenta que deve auxiliar veriĄcadores, de maneira a automatizar o processo de implementação de uma versão stub do ambiente. Este basei-se no uso de informações contidas em um arquivo e na determinação de um padrão a ser seguido para o stub do ambiente. O ambiente gerado possui um padrão comum e muito utilizado. A implementação deu-se utilizando a linguagem de alto nível Java.
publishDate 2018
dc.date.none.fl_str_mv 2018-12-25
2021-05-20T20:31:40Z
2021-05-20
2021-05-20T20:31:40Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
NOBRE, Saul Borges. Implementação de um gerador de ambiente de verificação de IPs. 2018. 66f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
identifier_str_mv NOBRE, Saul Borges. Implementação de um gerador de ambiente de verificação de IPs. 2018. 66f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
UFCG
publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
UFCG
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1809744492363776000

Registros relacionados