Projeto de um conversor analógico-digital por aproximação sucessiva com regime monotônico de chaveamento capacitivo.

• Autor(a) principal: COSTA FILHO, Antonio Agripino da.
• Data de Publicação: 2019
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
• Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/26802
• topic: Conversor Analógico-Digital; Chaveamento Monotônico; Modo Assíncrono; Microeletrônica; Analog-Digital Converter; Monotonic Switching; Asynchronous Mode; Microelectronics; Engenharia Elétrica

Neste trabalho foi projetado um conversor analógico-digital baseado na técnica de aproximação sucessiva e num regime monotônico de chaveamento capacitivo. O conversor analógicodigital foi concebido para operar no modo assíncrono e utilizar um comparador dinâmico double-tail. Foi utilizado um kit de processo da tecnologia (PDK) de 180 nm e uma ferramenta automática de projeto de circuitos eletrônicos analógicos. O fluxo de projeto contemplou as seguintes etapas: concepção dos circuitos, dimensionamento dos componentes, simulações em regime estacionário e regime dinâmico (em nível de esquemático e em nível de leiaute), além de avaliações de funcionalidade e de desempenho. Projetou-se um circuito de tensão de referência baseado na topologia beta multiplier voltage reference para ser usado com o conversor analógico-digital. Desse circuito de tensão de referência obteve-se 1,2 V, exibindo uma taxa de rejeição de fonte de alimentação em 1 kHz de -54,47 dB e um coeficiente de temperatura de 23,99 ppm/°C na faixa de -40 °C a 175 °C; esses valores foram obtidos a partir de simulações em nível de leiaute. O desenvolvimento do conversor foi feito em nível de esquemático, usando-se um comparador dinâmico double-tail com entradas do tipo PMOS, capacitores do tipo metal-isolador-metal (usou-se capacitores unitários de 5,36 fF - valor mínimo disponível no PDK) e a topologia bootstrap para o circuito de entrada do conversor. O conversor analógico-digital é alimentado com 1,8 V, opera a uma taxa de conversão de 30 MHz, converte sinais diferenciais de entrada (≤ 3,4 V) com resolução de 10 bits codificados em excesso de K e apresenta um consumo médio de 1,14 mW na conversão de um sinal de entrada de 14,74 MHz; esses valores foram obtidos a partir de simulações em nível de esquemático. Os resultados apresentados corroboram a corretude do fluxo de projeto utilizado, bem como a exequibilidade do conversor analógico-digital projetado, em termos de resolução (10 bits), de taxa de conversão (30 MHz) e de consumo médio (1,14 mW).