Verificação funcional de modelos transacionais de processadores

Detalhes bibliográficos
Autor(a) principal: Oliveira Júnior, Jair Dias de
Data de Publicação: 2014
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Biblioteca Digital de Monografias da UnB
Texto Completo: http://bdm.unb.br/handle/10483/8219
Resumo: Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2014.
id UNB-2_94b8fc0ba031a7a74658712e36c07dd1
oai_identifier_str oai:bdm.unb.br:10483/8219
network_acronym_str UNB-2
network_name_str Biblioteca Digital de Monografias da UnB
repository_id_str 11571
spelling Oliveira Júnior, Jair Dias deSilva, Tiago Trindade daBeserra, Gilmar SilvaOLIVEIRA JUNIOR, Jair Dias de. Verificação funcional de modelos transacionais de processadores. 2014. 136 f., il. Trabalho de Conclusão de curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2014.http://bdm.unb.br/handle/10483/8219Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2014.O presente Trabalho de Conclusão de Curso, propõe-se a desenvolver um ambiente de verificação funcional para modelos de processadores em nível transacional desenvolvidos em linguagem HDL (Hardware Description Language). Em especial, serão tratados modelos de processadores descritos em SystemC no padrão TLM-2.0 sem precisão temporal. Como estudo de caso, será utilizado o processador MIPS Plasma de 32 bits e cinco estágios de pipeline implementado pelo aluno Tiago Trindade da Silva, do programa de doutorado em Engenharia de Sistemas Eletrônicos e Automação do Departamento de Engenharia Elétrica, Universidade de Brasília. Na primeira parte do trabalho, foi feito um levantamento geral de metodologias praticadas no mercado que atendem os requisitos de verificação funcional necessários para validar modelos descritos em SystemC. Dentre várias metodologias e ferramentas encontradas, a UVM (Universal Verification Methodology) foi a escolhida para o desenvolvimento deste trabalho, pois atende por completo as necessidades de comunicação, interface e estrutura dos ambientes de verificação que deseja-se construir. Em conjunto com a UVM, utiliza-se a biblioteca UVM Connect, a qual possibilita a interação do código em SystemVerilog, proveniente do ambiente de verificação, com o código em SystemC, proveniente do modelo de processador testado. Nesta segunda e última etapa do trabalho, são mostradas as fases de planejamento, execução do processo de verificação funcional e resultados obtidos. A fase de planejamento é constituída pela definição das métricas de cobertura baseadas em técnicas de verificação de processadores e também pela elaboração do plano de verificação. A fase de execução consiste na criação de códigos que compõem ambientes de verificação que buscam exercitar o modelo de processador em seus aspectos funcionais. Diferentes tipos de testes aleatórios são gerados para alcançar pontos críticos que seriam dificilmente encontrados com simulações e testes comuns. ____________________________________________________________________________ ABSTRACTThis Final Paper proposes the development of a verification environment for processors implemented in HDL (Hardware Description Language) at the transaction level, specially, those described in SystemC TLM-2.0 standard, with un-timed code style. It will be used as design under verification the 32 bits MIPS processor with five pipeline stages implemented by the student Tiago Trindade da Silva of the doctoral program in Electronic Systems and Automation Engineering of the University of Brasília. In the first part of this work, it was made a research of methodologies used in the market which could meet the requisites of functional verification needed to validate a SystemC model. Among several methodologies and tools found, the UVM (Universal Verification Methodology) was chosen for the development of this work, because it meets all the requirements of communication, interface and architecture of the verification environment which is wished to develop. The usage of UVM with SystemC models require another library called UVM Connect, which connects the SystemVerilog code, from the testbench, with the C++ code, from the model. In this second and last step of the work, are presented the planning phases, project execution and results. The planning phase consists of defining the coverage metrics and the formulation of verification plan. The execution phase consists in write the code that composes the testbench environment. Different types of tests are executed for reach the corne cases of the project.Submitted by Ruthlea Nascimento (ruthlea.nascimento@gmail.com) on 2014-08-22T17:56:47Z No. of bitstreams: 3 2014_JairDiasdeOliveiraJunior_apresentacao_2.pdf: 1049694 bytes, checksum: 29e5e44cdf4fb3809b13de45770f4731 (MD5) 2014_JairDiasdeOliveiraJunior_apresentacao.pdf: 1044294 bytes, checksum: 9223e0a0ff05a64db621632bb2ae97c3 (MD5) 2014_JairDiasdeOliveiraJunior.pdf: 2567334 bytes, checksum: 2ba4135cb68776414d48e94b4681c66e (MD5)Approved for entry into archive by Elna Araujo (elna@bce.unb.br) on 2014-08-26T22:14:25Z (GMT) No. of bitstreams: 3 2014_JairDiasdeOliveiraJunior_apresentacao_2.pdf: 1049694 bytes, checksum: 29e5e44cdf4fb3809b13de45770f4731 (MD5) 2014_JairDiasdeOliveiraJunior_apresentacao.pdf: 1044294 bytes, checksum: 9223e0a0ff05a64db621632bb2ae97c3 (MD5) 2014_JairDiasdeOliveiraJunior.pdf: 2567334 bytes, checksum: 2ba4135cb68776414d48e94b4681c66e (MD5)Made available in DSpace on 2014-08-26T22:14:25Z (GMT). No. of bitstreams: 3 2014_JairDiasdeOliveiraJunior_apresentacao_2.pdf: 1049694 bytes, checksum: 29e5e44cdf4fb3809b13de45770f4731 (MD5) 2014_JairDiasdeOliveiraJunior_apresentacao.pdf: 1044294 bytes, checksum: 9223e0a0ff05a64db621632bb2ae97c3 (MD5) 2014_JairDiasdeOliveiraJunior.pdf: 2567334 bytes, checksum: 2ba4135cb68776414d48e94b4681c66e (MD5)Sistemas eletrônicosCircuitos integrados digitaisVerificação funcionalVerificação funcional de modelos transacionais de processadoresinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2014-08-26T22:14:25Z2014-08-26T22:14:25Z2014-08-26T22:14:25Z2014-06-24info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBLICENSElicense.txtlicense.txttext/plain1859http://bdm.unb.br/xmlui/bitstream/10483/8219/7/license.txte48204116db091d5099ec9f370f2c6cbMD57CC-LICENSElicense_urllicense_urltext/plain49http://bdm.unb.br/xmlui/bitstream/10483/8219/4/license_url924993ce0b3ba389f79f32a1b2735415MD54license_textlicense_textapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/8219/5/license_textd41d8cd98f00b204e9800998ecf8427eMD55license_rdflicense_rdfapplication/octet-stream23748http://bdm.unb.br/xmlui/bitstream/10483/8219/6/license_rdfb92763cfc0af52c7c868455edfaf3266MD56ORIGINAL2014_JairDiasdeOliveiraJunior.pdf2014_JairDiasdeOliveiraJunior.pdfapplication/pdf2567334http://bdm.unb.br/xmlui/bitstream/10483/8219/1/2014_JairDiasdeOliveiraJunior.pdf2ba4135cb68776414d48e94b4681c66eMD512014_JairDiasdeOliveiraJunior_apresentacao.pdf2014_JairDiasdeOliveiraJunior_apresentacao.pdfapplication/pdf1044294http://bdm.unb.br/xmlui/bitstream/10483/8219/2/2014_JairDiasdeOliveiraJunior_apresentacao.pdf9223e0a0ff05a64db621632bb2ae97c3MD522014_JairDiasdeOliveiraJunior_apresentacao_2.pdf2014_JairDiasdeOliveiraJunior_apresentacao_2.pdfapplication/pdf1049694http://bdm.unb.br/xmlui/bitstream/10483/8219/3/2014_JairDiasdeOliveiraJunior_apresentacao_2.pdf29e5e44cdf4fb3809b13de45770f4731MD5310483/82192014-08-26 19:15:51.711oai:bdm.unb.br:10483/8219TGljZW5zZSBncmFudGVkIGJ5IFJ1dGhsZWEgTmFzY2ltZW50byAocnV0aGxlYS5uYXNjaW1lbnRvQGdtYWlsLmNvbSkgb24gMjAxNC0wOC0yMlQxNzo1Njo0NlogKEdNVCk6CgrDiSBuZWNlc3PDoXJpbyBjb25jb3JkYXIgY29tIGEgbGljZW7Dp2EgZGUgZGlzdHJpYnVpw6fDo28gbsOjby1leGNsdXNpdmEsCmFudGVzIHF1ZSBvIGRvY3VtZW50byBwb3NzYSBhcGFyZWNlciBubyBSZXBvc2l0w7NyaW8uIFBvciBmYXZvciwgbGVpYSBhCmxpY2Vuw6dhIGF0ZW50YW1lbnRlLiBDYXNvIG5lY2Vzc2l0ZSBkZSBhbGd1bSBlc2NsYXJlY2ltZW50byBlbnRyZSBlbQpjb250YXRvIGF0cmF2w6lzIGRlOiBiZG1AYmNlLnVuYi5iciBvdSAzMTA3LTI2ODcuCgpMSUNFTsOHQSBERSBESVNUUklCVUnDh8ODTyBOw4NPLUVYQ0xVU0lWQQoKQW8gYXNzaW5hciBlIGVudHJlZ2FyIGVzdGEgbGljZW7Dp2EsIG8vYSBTci4vU3JhLiAoYXV0b3Igb3UgZGV0ZW50b3IgZG9zCmRpcmVpdG9zIGRlIGF1dG9yKToKCmEpIENvbmNlZGUgw6AgVW5pdmVyc2lkYWRlIGRlIEJyYXPDrWxpYSBvIGRpcmVpdG8gbsOjby1leGNsdXNpdm8gZGUKcmVwcm9kdXppciwgY29udmVydGVyIChjb21vIGRlZmluaWRvIGFiYWl4byksIGNvbXVuaWNhciBlL291CmRpc3RyaWJ1aXIgbyBkb2N1bWVudG8gZW50cmVndWUgKGluY2x1aW5kbyBvIHJlc3Vtby9hYnN0cmFjdCkgZW0KZm9ybWF0byBkaWdpdGFsIG91IGltcHJlc3NvIGUgZW0gcXVhbHF1ZXIgbWVpby4KCmIpIERlY2xhcmEgcXVlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIMOpIHNldSB0cmFiYWxobyBvcmlnaW5hbCwgZSBxdWUKZGV0w6ltIG8gZGlyZWl0byBkZSBjb25jZWRlciBvcyBkaXJlaXRvcyBjb250aWRvcyBuZXN0YSBsaWNlbsOnYS4gRGVjbGFyYQp0YW1iw6ltIHF1ZSBhIGVudHJlZ2EgZG8gZG9jdW1lbnRvIG7Do28gaW5mcmluZ2UsIHRhbnRvIHF1YW50byBsaGUgw6kKcG9zc8OtdmVsIHNhYmVyLCBvcyBkaXJlaXRvcyBkZSBxdWFscXVlciBvdXRyYSBwZXNzb2Egb3UgZW50aWRhZGUuCgpjKSBTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSBjb250w6ltIG1hdGVyaWFsIGRvIHF1YWwgbsOjbyBkZXTDqW0gb3MKZGlyZWl0b3MgZGUgYXV0b3IsIGRlY2xhcmEgcXVlIG9idGV2ZSBhdXRvcml6YcOnw6NvIGRvIGRldGVudG9yIGRvcwpkaXJlaXRvcyBkZSBhdXRvciBwYXJhIGNvbmNlZGVyIMOgIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEgb3MgZGlyZWl0b3MKcmVxdWVyaWRvcyBwb3IgZXN0YSBsaWNlbsOnYSwgZSBxdWUgZXNzZSBtYXRlcmlhbCBjdWpvcyBkaXJlaXRvcyBzw6NvIGRlCnRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIG91CmNvbnRlw7pkbyBkbyBkb2N1bWVudG8gZW50cmVndWUuCgpTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBiYXNlYWRvIGVtIHRyYWJhbGhvIGZpbmFuY2lhZG8gb3UgYXBvaWFkbwpwb3Igb3V0cmEgaW5zdGl0dWnDp8OjbyBxdWUgbsOjbyBhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEsIGRlY2xhcmEgcXVlCmN1bXByaXUgcXVhaXNxdWVyIG9icmlnYcOnw7VlcyBleGlnaWRhcyBwZWxvIHJlc3BlY3Rpdm8gY29udHJhdG8gb3UKYWNvcmRvLgoKQSBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhIGlkZW50aWZpY2Fyw6EgY2xhcmFtZW50ZSBvKHMpIHNldSAocykgbm9tZSAocykKY29tbyBvIChzKSBhdXRvciAoZXMpIG91IGRldGVudG9yIChlcykgZG9zIGRpcmVpdG9zIGRvIGRvY3VtZW50bwplbnRyZWd1ZSwgZSBuw6NvIGZhcsOhIHF1YWxxdWVyIGFsdGVyYcOnw6NvLCBwYXJhIGFsw6ltIGRhcyBwZXJtaXRpZGFzIHBvcgplc3RhIGxpY2Vuw6dhLgo=Biblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712014-08-26T22:15:51Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false
dc.title.en.fl_str_mv Verificação funcional de modelos transacionais de processadores
title Verificação funcional de modelos transacionais de processadores
spellingShingle Verificação funcional de modelos transacionais de processadores
Oliveira Júnior, Jair Dias de
Sistemas eletrônicos
Circuitos integrados digitais
Verificação funcional
title_short Verificação funcional de modelos transacionais de processadores
title_full Verificação funcional de modelos transacionais de processadores
title_fullStr Verificação funcional de modelos transacionais de processadores
title_full_unstemmed Verificação funcional de modelos transacionais de processadores
title_sort Verificação funcional de modelos transacionais de processadores
author Oliveira Júnior, Jair Dias de
author_facet Oliveira Júnior, Jair Dias de
author_role author
dc.contributor.advisorco.none.fl_str_mv Silva, Tiago Trindade da
dc.contributor.author.fl_str_mv Oliveira Júnior, Jair Dias de
dc.contributor.advisor1.fl_str_mv Beserra, Gilmar Silva
contributor_str_mv Beserra, Gilmar Silva
dc.subject.keyword.en.fl_str_mv Sistemas eletrônicos
Circuitos integrados digitais
Verificação funcional
topic Sistemas eletrônicos
Circuitos integrados digitais
Verificação funcional
description Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2014.
publishDate 2014
dc.date.submitted.none.fl_str_mv 2014-06-24
dc.date.accessioned.fl_str_mv 2014-08-26T22:14:25Z
dc.date.available.fl_str_mv 2014-08-26T22:14:25Z
dc.date.issued.fl_str_mv 2014-08-26T22:14:25Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv OLIVEIRA JUNIOR, Jair Dias de. Verificação funcional de modelos transacionais de processadores. 2014. 136 f., il. Trabalho de Conclusão de curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2014.
dc.identifier.uri.fl_str_mv http://bdm.unb.br/handle/10483/8219
identifier_str_mv OLIVEIRA JUNIOR, Jair Dias de. Verificação funcional de modelos transacionais de processadores. 2014. 136 f., il. Trabalho de Conclusão de curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2014.
url http://bdm.unb.br/handle/10483/8219
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Monografias da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Biblioteca Digital de Monografias da UnB
collection Biblioteca Digital de Monografias da UnB
bitstream.url.fl_str_mv http://bdm.unb.br/xmlui/bitstream/10483/8219/7/license.txt
http://bdm.unb.br/xmlui/bitstream/10483/8219/4/license_url
http://bdm.unb.br/xmlui/bitstream/10483/8219/5/license_text
http://bdm.unb.br/xmlui/bitstream/10483/8219/6/license_rdf
http://bdm.unb.br/xmlui/bitstream/10483/8219/1/2014_JairDiasdeOliveiraJunior.pdf
http://bdm.unb.br/xmlui/bitstream/10483/8219/2/2014_JairDiasdeOliveiraJunior_apresentacao.pdf
http://bdm.unb.br/xmlui/bitstream/10483/8219/3/2014_JairDiasdeOliveiraJunior_apresentacao_2.pdf
bitstream.checksum.fl_str_mv e48204116db091d5099ec9f370f2c6cb
924993ce0b3ba389f79f32a1b2735415
d41d8cd98f00b204e9800998ecf8427e
b92763cfc0af52c7c868455edfaf3266
2ba4135cb68776414d48e94b4681c66e
9223e0a0ff05a64db621632bb2ae97c3
29e5e44cdf4fb3809b13de45770f4731
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv bdm@bce.unb.br||patricia@bce.unb.br
_version_ 1813907818398351360

Registros relacionados