Aumento de vida útil de circuitos integrados digitais com técnicas de detecção e correção de erros temporais in situ

• Autor(a) principal: Andrei dos Santos Silva
• Data de Publicação: 2018
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Institucional da UFMG
• Texto Completo: http://hdl.handle.net/1843/BUOS-B8VFRA
• topic: Conabilidade; Vida útil; Erros temporais; Circuitos integrados digitais; Confiabilidade (Engenharia); Engenharia elétrica; Circuitos integrados digitais

Avanços nos processos de fabricação de dispositivos microeletrônicos integrados levaram à miniaturização dos transistores de efeito de campo (FETs) à escala nanométrica. O tamanho reduzido desses elementos beneciou os sistemas computacionais com o aumento da velocidade de operação dos microprocessadores e possibilitou uma maior integração de funcionalidades. À medida que esses avanços entraram na região submicron, no entanto, os dispositivos microeletrônicospassaramaapresentarproblemasdeconabilidade.Ruídoseletromagnéticos, variações oriundas dos processos de fabricação e efeitos de degradação foram identicados como os principais agentes no aumento da susceptibilidade de circuitos integrados à falhas físicas. Na literatura, muitos trabalhos focam no aumento da conabilidade dos circuitos integrados através da inserção de elementos sequenciais capazes de detectar e corrigir erros in situ. Esses trabalhos, no entanto, apresentam técnicas que dependem da suspensão da máquina ou do clock de operação para realizar a recuperação de erros. O presente trabalho apresenta duas técnicas de detecção e correção de erros em circuitos sequenciaiscomplexosquenãoexigeminterrupçãodeoperação.AprimeiraéoEmpréstimo Seletivo de Tempo (Selective Time-borrowing), caracterizada pela realocação de tempo dos estágios menos congestionados do circuito para os caminhos lógicos mais críticos. A segunda foi desenvolvida para quando o empréstimo temporal não é possível, chamada Ativação de Caminho Alternativo (Alternative Path Activation). Essa técnica cria um processamento paralelo para recuperar o erro sem que tempo seja consumido de outros estágios sequenciais da máquina. Ambas são voltadas para o aumento do tempo de vida de circuitos integrados digitais ao focar primariamente nos efeitos de degradação. É proposto, também, um uxo de inserção automática dessas técnicas para ser utilizado durante o projeto de circuitos integrados. A validação das técnicas foram efetuadas com simulações em nível de transistores. Um processador ARM foi modicado com as técnicas propostas e enviado para fabricação em tecnologia de 130nm. Avaliações acerca da aplicabilidade das técnicas também foram feitas utilizando vários circuitos de teste do ISPD12. As técnicas propostas oferecem a possibilidade de aumentar a vida útil de circuitos integrados e prover maior conabilidade na era da computação ubíqua