Verificação automática de sistemas descritos usando a linguagem Ladder

• Autor(a) principal: Alba Francine de Souza Caetano
• Data de Publicação: 2018
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Institucional da UFMG
• Texto Completo: http://hdl.handle.net/1843/RAOA-BCDHWT
• topic: Engenharia elétrica; Engenharia elétrica; Automação

Os Controladores Lógicos Programáveis (CLP) foram introduzidos na década de 1960 para realizar a modernização e manutenção do controle, sequenciamento e lógica de intertravamento das plantas industriais e, desde então, tornaram-se indispensáveis na automação e controle industrial. Um CLP é um computador digital construído para operar em ambientes industriais adversos e projetado para ser facilmente operado por equipes de manutenção. Por isso, oferece um conjunto de linguagens de programação direcionadas a esses profissionais. Uma dessas linguagens é a Ladder Diagram (LD), que é baseada na lógica de relés e ainda é uma das linguagens de programação de CLP mais usadas. A verificação dos programas de CLP é imprescindível para garantir a operação segura de plantas industriais e vários trabalhos abordaram esse assunto na literatura. No entanto, os métodos disponíveis para verificação de LD usualmente empregam uma abordagem de modelagem ingênua, não levando em conta a ordem de execução das rungs. Além disso, a maioria deles se concentra apenas nas operações booleanas, que são um subconjunto dos possíveis comandos disponíveis no LD. Este trabalho aborda esses dois problemas, fornecendo uma metodologia completa para traduzir automaticamente programas em Ladder para o NuSMV. A metodologia foi validada com relação à ordem de execução usando exemplos construídos e também construiu-se uma ferramenta para traduzir programas em LD exportado de um CLP amplamente utilizado na indústria para o NuSMV.