Verificação automática de sistemas descritos usando a linguagem Ladder
Autor(a) principal: | |
---|---|
Data de Publicação: | 2018 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFMG |
Texto Completo: | http://hdl.handle.net/1843/RAOA-BCDHWT |
Resumo: | Os Controladores Lógicos Programáveis (CLP) foram introduzidos na década de 1960 para realizar a modernização e manutenção do controle, sequenciamento e lógica de intertravamento das plantas industriais e, desde então, tornaram-se indispensáveis na automação e controle industrial. Um CLP é um computador digital construído para operar em ambientes industriais adversos e projetado para ser facilmente operado por equipes de manutenção. Por isso, oferece um conjunto de linguagens de programação direcionadas a esses profissionais. Uma dessas linguagens é a Ladder Diagram (LD), que é baseada na lógica de relés e ainda é uma das linguagens de programação de CLP mais usadas. A verificação dos programas de CLP é imprescindível para garantir a operação segura de plantas industriais e vários trabalhos abordaram esse assunto na literatura. No entanto, os métodos disponíveis para verificação de LD usualmente empregam uma abordagem de modelagem ingênua, não levando em conta a ordem de execução das rungs. Além disso, a maioria deles se concentra apenas nas operações booleanas, que são um subconjunto dos possíveis comandos disponíveis no LD. Este trabalho aborda esses dois problemas, fornecendo uma metodologia completa para traduzir automaticamente programas em Ladder para o NuSMV. A metodologia foi validada com relação à ordem de execução usando exemplos construídos e também construiu-se uma ferramenta para traduzir programas em LD exportado de um CLP amplamente utilizado na indústria para o NuSMV. |
id |
UFMG_8f8fca7af758af8bf6abe5c4e6aa630b |
---|---|
oai_identifier_str |
oai:repositorio.ufmg.br:1843/RAOA-BCDHWT |
network_acronym_str |
UFMG |
network_name_str |
Repositório Institucional da UFMG |
repository_id_str |
|
spelling |
Alair Dias JuniorDiogenes Cecilio da Silva JuniorRicardo de Oliveira DuarteAlba Francine de Souza Caetano2019-08-14T22:04:53Z2019-08-14T22:04:53Z2018-12-14http://hdl.handle.net/1843/RAOA-BCDHWTOs Controladores Lógicos Programáveis (CLP) foram introduzidos na década de 1960 para realizar a modernização e manutenção do controle, sequenciamento e lógica de intertravamento das plantas industriais e, desde então, tornaram-se indispensáveis na automação e controle industrial. Um CLP é um computador digital construído para operar em ambientes industriais adversos e projetado para ser facilmente operado por equipes de manutenção. Por isso, oferece um conjunto de linguagens de programação direcionadas a esses profissionais. Uma dessas linguagens é a Ladder Diagram (LD), que é baseada na lógica de relés e ainda é uma das linguagens de programação de CLP mais usadas. A verificação dos programas de CLP é imprescindível para garantir a operação segura de plantas industriais e vários trabalhos abordaram esse assunto na literatura. No entanto, os métodos disponíveis para verificação de LD usualmente empregam uma abordagem de modelagem ingênua, não levando em conta a ordem de execução das rungs. Além disso, a maioria deles se concentra apenas nas operações booleanas, que são um subconjunto dos possíveis comandos disponíveis no LD. Este trabalho aborda esses dois problemas, fornecendo uma metodologia completa para traduzir automaticamente programas em Ladder para o NuSMV. A metodologia foi validada com relação à ordem de execução usando exemplos construídos e também construiu-se uma ferramenta para traduzir programas em LD exportado de um CLP amplamente utilizado na indústria para o NuSMV.Programmable Logic Controllers (PLC) were introduced in the 1960s to support modernization and maintenance of control, sequencing and interlocking logic of industrial plants and, since then, they became indispensable in industrial automation and control. A PLC is a digital computer built to operate in harsh industrial environments and designed to be easily operated by maintenance teams. Hence, it offers a set of programming languages directed to these professionals. One of such languages is the Ladder Diagram (LD), which is based on relay logic and still is one of the most used PLC programming languages. Verifying PLC programs is imperative to guaranteeing the safe operation of industrial plants and several works have addressed this issue in the literature. However, available methods for verification of LD usually employs a naive modelling approach, not taking into account the execution order of the rungs, which are program lines in LD. Besides, most of them focus only on Boolean operations, which are a subset of the possible commands available in LD. This work addresses both these issues, providing a complete methodology for translating Ladder Diagrams to NuSMV, which is the formal language. We validated the methodology with respect to execution order using constructed examples and also built a tool to translate LD exported from a PLC suite largely used in industry to NuSMV.Universidade Federal de Minas GeraisUFMGEngenharia elétricaAutomaçãoEngenharia elétricaVerificação automática de sistemas descritos usando a linguagem Ladderinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALverificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdfapplication/pdf2098041https://repositorio.ufmg.br/bitstream/1843/RAOA-BCDHWT/1/verificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdf37927a9e330a1da52b1b91ac1d901697MD51TEXTverificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdf.txtverificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdf.txtExtracted texttext/plain133213https://repositorio.ufmg.br/bitstream/1843/RAOA-BCDHWT/2/verificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdf.txtce81e8fcff2282d4f3a31608ec887dc2MD521843/RAOA-BCDHWT2019-11-14 16:54:44.3oai:repositorio.ufmg.br:1843/RAOA-BCDHWTRepositório de PublicaçõesPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-14T19:54:44Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false |
dc.title.pt_BR.fl_str_mv |
Verificação automática de sistemas descritos usando a linguagem Ladder |
title |
Verificação automática de sistemas descritos usando a linguagem Ladder |
spellingShingle |
Verificação automática de sistemas descritos usando a linguagem Ladder Alba Francine de Souza Caetano Engenharia elétrica Engenharia elétrica Automação |
title_short |
Verificação automática de sistemas descritos usando a linguagem Ladder |
title_full |
Verificação automática de sistemas descritos usando a linguagem Ladder |
title_fullStr |
Verificação automática de sistemas descritos usando a linguagem Ladder |
title_full_unstemmed |
Verificação automática de sistemas descritos usando a linguagem Ladder |
title_sort |
Verificação automática de sistemas descritos usando a linguagem Ladder |
author |
Alba Francine de Souza Caetano |
author_facet |
Alba Francine de Souza Caetano |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
Alair Dias Junior |
dc.contributor.referee1.fl_str_mv |
Diogenes Cecilio da Silva Junior |
dc.contributor.referee2.fl_str_mv |
Ricardo de Oliveira Duarte |
dc.contributor.author.fl_str_mv |
Alba Francine de Souza Caetano |
contributor_str_mv |
Alair Dias Junior Diogenes Cecilio da Silva Junior Ricardo de Oliveira Duarte |
dc.subject.por.fl_str_mv |
Engenharia elétrica |
topic |
Engenharia elétrica Engenharia elétrica Automação |
dc.subject.other.pt_BR.fl_str_mv |
Engenharia elétrica Automação |
description |
Os Controladores Lógicos Programáveis (CLP) foram introduzidos na década de 1960 para realizar a modernização e manutenção do controle, sequenciamento e lógica de intertravamento das plantas industriais e, desde então, tornaram-se indispensáveis na automação e controle industrial. Um CLP é um computador digital construído para operar em ambientes industriais adversos e projetado para ser facilmente operado por equipes de manutenção. Por isso, oferece um conjunto de linguagens de programação direcionadas a esses profissionais. Uma dessas linguagens é a Ladder Diagram (LD), que é baseada na lógica de relés e ainda é uma das linguagens de programação de CLP mais usadas. A verificação dos programas de CLP é imprescindível para garantir a operação segura de plantas industriais e vários trabalhos abordaram esse assunto na literatura. No entanto, os métodos disponíveis para verificação de LD usualmente empregam uma abordagem de modelagem ingênua, não levando em conta a ordem de execução das rungs. Além disso, a maioria deles se concentra apenas nas operações booleanas, que são um subconjunto dos possíveis comandos disponíveis no LD. Este trabalho aborda esses dois problemas, fornecendo uma metodologia completa para traduzir automaticamente programas em Ladder para o NuSMV. A metodologia foi validada com relação à ordem de execução usando exemplos construídos e também construiu-se uma ferramenta para traduzir programas em LD exportado de um CLP amplamente utilizado na indústria para o NuSMV. |
publishDate |
2018 |
dc.date.issued.fl_str_mv |
2018-12-14 |
dc.date.accessioned.fl_str_mv |
2019-08-14T22:04:53Z |
dc.date.available.fl_str_mv |
2019-08-14T22:04:53Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/1843/RAOA-BCDHWT |
url |
http://hdl.handle.net/1843/RAOA-BCDHWT |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal de Minas Gerais |
dc.publisher.initials.fl_str_mv |
UFMG |
publisher.none.fl_str_mv |
Universidade Federal de Minas Gerais |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFMG instname:Universidade Federal de Minas Gerais (UFMG) instacron:UFMG |
instname_str |
Universidade Federal de Minas Gerais (UFMG) |
instacron_str |
UFMG |
institution |
UFMG |
reponame_str |
Repositório Institucional da UFMG |
collection |
Repositório Institucional da UFMG |
bitstream.url.fl_str_mv |
https://repositorio.ufmg.br/bitstream/1843/RAOA-BCDHWT/1/verificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdf https://repositorio.ufmg.br/bitstream/1843/RAOA-BCDHWT/2/verificac_a_o_automa_tica_de_sistemas_descritos_usando_a_linguagem_ladder.pdf.txt |
bitstream.checksum.fl_str_mv |
37927a9e330a1da52b1b91ac1d901697 ce81e8fcff2282d4f3a31608ec887dc2 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG) |
repository.mail.fl_str_mv |
|
_version_ |
1803589499120254976 |