Estratégias de teste aplicadas à rede de interconexão de FPGAS

Detalhes bibliográficos
Autor(a) principal: Pereira, Igor Gadelha
Data de Publicação: 2014
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFPB
Texto Completo: https://repositorio.ufpb.br/jspui/handle/tede/5296
Resumo: This work aims to carry out an analysis of the main existing testing strategies for FPGA, and propose a new strategy applied to the interconnection network of the Xilinx Spartan 3E FPGA based on linear feedback shift register synthesized by Berlekamp Massey Algorithm that can accurately localize the failure. For this, we used softwares from Xilinx manufacturer (specifically, XDL and FPGA_editor) to determine the FPGA based configuration and than create a new proposal and evaluate their employability. As a result of the proposed strategy, it was possible to route 7 WUTs (Wires Under Test) of total of 8 for the FPGA under investigation. Thus, it was necessary 24 test configurations to test and locate the failure on all hexlines and doublelines. The results show that this strategy is able to test 7 WUTs at a time and needs 24 test configurations to test and diagnose precisely the failure location.
id UFPB_b5dc85f5d6e8dce683ee0d6f6681a511
oai_identifier_str oai:repositorio.ufpb.br:tede/5296
network_acronym_str UFPB
network_name_str Biblioteca Digital de Teses e Dissertações da UFPB
repository_id_str
spelling Estratégias de teste aplicadas à rede de interconexão de FPGASTeste de FPGAsEstratégias de teste BISTTeste da rede de interconexãoTest of FPGAsFPGAs Bist StrategysInterconnection network testENGENHARIAS::ENGENHARIA ELETRICAThis work aims to carry out an analysis of the main existing testing strategies for FPGA, and propose a new strategy applied to the interconnection network of the Xilinx Spartan 3E FPGA based on linear feedback shift register synthesized by Berlekamp Massey Algorithm that can accurately localize the failure. For this, we used softwares from Xilinx manufacturer (specifically, XDL and FPGA_editor) to determine the FPGA based configuration and than create a new proposal and evaluate their employability. As a result of the proposed strategy, it was possible to route 7 WUTs (Wires Under Test) of total of 8 for the FPGA under investigation. Thus, it was necessary 24 test configurations to test and locate the failure on all hexlines and doublelines. The results show that this strategy is able to test 7 WUTs at a time and needs 24 test configurations to test and diagnose precisely the failure location.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESEste trabalho objetiva realizar uma análise das principais estratégias de teste já existentes para FPGA, e propor uma nova estratégia aplicada à rede de interconexão do FPGA Xilinx Spartan 3E baseada em registradores de deslocamento com realimentação linear sintetizável pelo Algoritmo de Berlekamp-Massey e que possa diagnósticar com precisão o local da falha. Para isso, foram utilizados softwares da fabricante de FPGAs Xilinx (especificamente, XDL e FPGA_editor) para determinar precisamente a configuração do FPGA e, assim, criar uma nova proposta e avaliar sua empregabilidade. Como resultado, a partir da estratégia adotada foi possível rotear 7 WUTs (Wires Under Test) em um total de 8 para o FPGA em questão. Sendo assim, foram necessárias 24 configurações de teste para testar e diagnósticar todas as linhas do tipo HexLine e DoubleLine. Os resultados obtidos mostram que a estratégia proposta é capaz de testar 7 WUTs por vez e necessita de 24 configurações para testar e diagnósticar precisamente o local da falha na rede de interconexão.Universidade Federal da Paraí­baBREngenharia ElétricaPrograma de Pós-Graduação em Engenharia ElétricaUFPBSouza, Cleonilson Protásio dehttp://lattes.cnpq.br/5635983022553950Pereira, Igor Gadelha2015-05-08T14:57:17Z2018-07-21T00:02:49Z2014-08-142018-07-21T00:02:49Z2014-02-26info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfPEREIRA, Igor Gadelha. Estratégias de teste aplicadas à rede de interconexão de FPGAS. 2014. 82 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal da Paraí­ba, João Pessoa, 2014.https://repositorio.ufpb.br/jspui/handle/tede/5296porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFPBinstname:Universidade Federal da Paraíba (UFPB)instacron:UFPB2018-09-05T23:29:34Zoai:repositorio.ufpb.br:tede/5296Biblioteca Digital de Teses e Dissertaçõeshttps://repositorio.ufpb.br/PUBhttp://tede.biblioteca.ufpb.br:8080/oai/requestdiretoria@ufpb.br|| diretoria@ufpb.bropendoar:2018-09-05T23:29:34Biblioteca Digital de Teses e Dissertações da UFPB - Universidade Federal da Paraíba (UFPB)false
dc.title.none.fl_str_mv Estratégias de teste aplicadas à rede de interconexão de FPGAS
title Estratégias de teste aplicadas à rede de interconexão de FPGAS
spellingShingle Estratégias de teste aplicadas à rede de interconexão de FPGAS
Pereira, Igor Gadelha
Teste de FPGAs
Estratégias de teste BIST
Teste da rede de interconexão
Test of FPGAs
FPGAs Bist Strategys
Interconnection network test
ENGENHARIAS::ENGENHARIA ELETRICA
title_short Estratégias de teste aplicadas à rede de interconexão de FPGAS
title_full Estratégias de teste aplicadas à rede de interconexão de FPGAS
title_fullStr Estratégias de teste aplicadas à rede de interconexão de FPGAS
title_full_unstemmed Estratégias de teste aplicadas à rede de interconexão de FPGAS
title_sort Estratégias de teste aplicadas à rede de interconexão de FPGAS
author Pereira, Igor Gadelha
author_facet Pereira, Igor Gadelha
author_role author
dc.contributor.none.fl_str_mv Souza, Cleonilson Protásio de
http://lattes.cnpq.br/5635983022553950
dc.contributor.author.fl_str_mv Pereira, Igor Gadelha
dc.subject.por.fl_str_mv Teste de FPGAs
Estratégias de teste BIST
Teste da rede de interconexão
Test of FPGAs
FPGAs Bist Strategys
Interconnection network test
ENGENHARIAS::ENGENHARIA ELETRICA
topic Teste de FPGAs
Estratégias de teste BIST
Teste da rede de interconexão
Test of FPGAs
FPGAs Bist Strategys
Interconnection network test
ENGENHARIAS::ENGENHARIA ELETRICA
description This work aims to carry out an analysis of the main existing testing strategies for FPGA, and propose a new strategy applied to the interconnection network of the Xilinx Spartan 3E FPGA based on linear feedback shift register synthesized by Berlekamp Massey Algorithm that can accurately localize the failure. For this, we used softwares from Xilinx manufacturer (specifically, XDL and FPGA_editor) to determine the FPGA based configuration and than create a new proposal and evaluate their employability. As a result of the proposed strategy, it was possible to route 7 WUTs (Wires Under Test) of total of 8 for the FPGA under investigation. Thus, it was necessary 24 test configurations to test and locate the failure on all hexlines and doublelines. The results show that this strategy is able to test 7 WUTs at a time and needs 24 test configurations to test and diagnose precisely the failure location.
publishDate 2014
dc.date.none.fl_str_mv 2014-08-14
2014-02-26
2015-05-08T14:57:17Z
2018-07-21T00:02:49Z
2018-07-21T00:02:49Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv PEREIRA, Igor Gadelha. Estratégias de teste aplicadas à rede de interconexão de FPGAS. 2014. 82 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal da Paraí­ba, João Pessoa, 2014.
https://repositorio.ufpb.br/jspui/handle/tede/5296
identifier_str_mv PEREIRA, Igor Gadelha. Estratégias de teste aplicadas à rede de interconexão de FPGAS. 2014. 82 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal da Paraí­ba, João Pessoa, 2014.
url https://repositorio.ufpb.br/jspui/handle/tede/5296
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal da Paraí­ba
BR
Engenharia Elétrica
Programa de Pós-Graduação em Engenharia Elétrica
UFPB
publisher.none.fl_str_mv Universidade Federal da Paraí­ba
BR
Engenharia Elétrica
Programa de Pós-Graduação em Engenharia Elétrica
UFPB
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFPB
instname:Universidade Federal da Paraíba (UFPB)
instacron:UFPB
instname_str Universidade Federal da Paraíba (UFPB)
instacron_str UFPB
institution UFPB
reponame_str Biblioteca Digital de Teses e Dissertações da UFPB
collection Biblioteca Digital de Teses e Dissertações da UFPB
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFPB - Universidade Federal da Paraíba (UFPB)
repository.mail.fl_str_mv diretoria@ufpb.br|| diretoria@ufpb.br
_version_ 1801842887607975936