Desenvolvimento de um controlador de vídeo em VHDL

Detalhes bibliográficos
Autor(a) principal: Oliveira, Matheus Berger
Data de Publicação: 2010
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/33076
Resumo: O projeto tem como principal objetivo desenvolver em VHDL o estágio de saída de vídeo do decodificador H.264. Como principais funcionalidades do projeto estão à leitura de dados escritos na memória pelo decodificador, a adequação desses dados de maneira a estabelecer uma interface com o D/A de saída e a composição do vídeo através da sobreposição de duas imagens. A plataforma de desenvolvimento utilizada foi o kit XUP V5 (Xilinx).
id UFRGS-2_5deeb26ebf83accdfc49d1ba17530bef
oai_identifier_str oai:www.lume.ufrgs.br:10183/33076
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Oliveira, Matheus BergerSusin, Altamiro Amadeu2011-10-19T01:18:20Z2010http://hdl.handle.net/10183/33076000788119O projeto tem como principal objetivo desenvolver em VHDL o estágio de saída de vídeo do decodificador H.264. Como principais funcionalidades do projeto estão à leitura de dados escritos na memória pelo decodificador, a adequação desses dados de maneira a estabelecer uma interface com o D/A de saída e a composição do vídeo através da sobreposição de duas imagens. A plataforma de desenvolvimento utilizada foi o kit XUP V5 (Xilinx).The project's main objective is developing in VHDL the output stage of a H.264 video decoder. The main features of the project are the transfer of data written into memory by the decoder, the adequacy of these data in order to establish an interface with the D/A output and composition of the video through the superimposition of two images. The development platform used was the kit XUP V5 (Xilinx).application/pdfporEngenharia elétricaVHDLFPGASignal processingCodec H.264Desenvolvimento de um controlador de vídeo em VHDLinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulEscola de EngenhariaPorto Alegre, BR-RS2010Engenharia Elétricagraduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000788119.pdf.txt000788119.pdf.txtExtracted Texttext/plain57980http://www.lume.ufrgs.br/bitstream/10183/33076/2/000788119.pdf.txt72c98cec64654a9d8be72af0ea72ab4fMD52ORIGINAL000788119.pdf000788119.pdfTexto completoapplication/pdf3698379http://www.lume.ufrgs.br/bitstream/10183/33076/1/000788119.pdf519cca7cd55874d0535fe5eb8c227a64MD51THUMBNAIL000788119.pdf.jpg000788119.pdf.jpgGenerated Thumbnailimage/jpeg999http://www.lume.ufrgs.br/bitstream/10183/33076/3/000788119.pdf.jpg4630dc1085db91518155067c5cb8f558MD5310183/330762018-10-09 09:04:10.035oai:www.lume.ufrgs.br:10183/33076Repositório InstitucionalPUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.bropendoar:2018-10-09T12:04:10Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Desenvolvimento de um controlador de vídeo em VHDL
title Desenvolvimento de um controlador de vídeo em VHDL
spellingShingle Desenvolvimento de um controlador de vídeo em VHDL
Oliveira, Matheus Berger
Engenharia elétrica
VHDL
FPGA
Signal processing
Codec H.264
title_short Desenvolvimento de um controlador de vídeo em VHDL
title_full Desenvolvimento de um controlador de vídeo em VHDL
title_fullStr Desenvolvimento de um controlador de vídeo em VHDL
title_full_unstemmed Desenvolvimento de um controlador de vídeo em VHDL
title_sort Desenvolvimento de um controlador de vídeo em VHDL
author Oliveira, Matheus Berger
author_facet Oliveira, Matheus Berger
author_role author
dc.contributor.author.fl_str_mv Oliveira, Matheus Berger
dc.contributor.advisor1.fl_str_mv Susin, Altamiro Amadeu
contributor_str_mv Susin, Altamiro Amadeu
dc.subject.por.fl_str_mv Engenharia elétrica
topic Engenharia elétrica
VHDL
FPGA
Signal processing
Codec H.264
dc.subject.eng.fl_str_mv VHDL
FPGA
Signal processing
Codec H.264
description O projeto tem como principal objetivo desenvolver em VHDL o estágio de saída de vídeo do decodificador H.264. Como principais funcionalidades do projeto estão à leitura de dados escritos na memória pelo decodificador, a adequação desses dados de maneira a estabelecer uma interface com o D/A de saída e a composição do vídeo através da sobreposição de duas imagens. A plataforma de desenvolvimento utilizada foi o kit XUP V5 (Xilinx).
publishDate 2010
dc.date.issued.fl_str_mv 2010
dc.date.accessioned.fl_str_mv 2011-10-19T01:18:20Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/33076
dc.identifier.nrb.pt_BR.fl_str_mv 000788119
url http://hdl.handle.net/10183/33076
identifier_str_mv 000788119
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/33076/2/000788119.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/33076/1/000788119.pdf
http://www.lume.ufrgs.br/bitstream/10183/33076/3/000788119.pdf.jpg
bitstream.checksum.fl_str_mv 72c98cec64654a9d8be72af0ea72ab4f
519cca7cd55874d0535fe5eb8c227a64
4630dc1085db91518155067c5cb8f558
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br
_version_ 1817724514396536832

Registros relacionados