Detecting transient faults in the configurable reconfigurable core architecture without false error signals

• Autor(a) principal: Ferreira, Luigi Vaz
• Data de Publicação: 2013
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: eng
• Título da fonte: Repositório Institucional da UFRGS
• Texto Completo: http://hdl.handle.net/10183/86843
• topic: Microeletrônica; Tolerancia : Falhas; Fault tolerance; Transient faults; Circuit level time-redundancy; CGRA

Tolerância a falhas é uma questão importante a se preocupar no mundo da computação. A detecção de erros providos de falhas transientes, entre outras fontes de erros, em uma determinada região de uma arquitetura de computador é necessária para aumentar a confiança da arquitetura. Redundância no tempo a nível de circuito (NICOLAIDIS, 1999) é uma boa técnica para detectar erros transientes (erros causados por falhas transientes) com um baixo impacto na área a priori. Este trabalho apresenta duas implementações desta técnica, bem como as condições que são necessárias respeitar para maximizar a detecção sem a geração de sinais falsos de erro. Adicionalmente, as implementações são usadas para construir o componente que é parte de um módulo flexível de tratamento de erro (flexible error handling module - FEHM -) (SCHWEIZER et al., 2012). Este módulo é incorporado na arquitetura Configurable Reconfigurable Core (CRC) (OPPOLD et al., 2007) com o objetivo de detectar e mascarar erros causados por falhas permanentes e transientes. Como esperado, as simulações confirmam que as condições formuladas evitam a geração de sinais falsos de erros. Entretanto, os resultados de sintese mostram que a técnica pode impactar, não somente em área, mas também na performance do circuito. Além disso, simulações com injeção de falhas apresentam que o FEHM possui uma vulnerabilidade na presença de falhas transientes.