Low overhead single event upset reliability improvement for soft core processors

Detalhes bibliográficos
Autor(a) principal: Travessini, Rodrigo
Data de Publicação: 2018
Tipo de documento: Dissertação
Idioma: eng
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/handle/123456789/194201
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2018.
id UFSC_77c42d74571d4cf14e12ce06512c0527
oai_identifier_str oai:repositorio.ufsc.br:123456789/194201
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Low overhead single event upset reliability improvement for soft core processorsEngenharia elétricaTolerância a falha (Engenharia)Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2018.Os processadores utilizados em aplicações embarcadas são componentes indispensáveis na eletrônica de satélites. Eles são empregados para lidar com uma variedade de tarefas, incluindo processamento de dados, tratamento de comandos, além do próprio controle do satélite. No entanto, como qualquer outro componente eletrônico utilizado no meio espacial, a exposição à radiação ionizante pode induzir diversos efeitos indesejados, dentre os quais as falhas transientes são os mais recorrentes. Para superar esse problema, os processadores utilizados em aplicações espaciais são geralmente fabricados por meio de técnicas não convencionais que oferecem menor suscetibilidade a danos por radiação. Infelizmente, a produção de chips tolerante a radiação requer longos períodos de teste e desenvolvimento, o que os torna mais caros que os processadores comerciais. Frente a esta limitação, processadores soft core surgem como uma abordagem alternativa, apresentando menor custo e a possibilidade de integrar técnicas de tolerância a falha para atingir os níveis de confiabilidade requeridos por aplicações espaciais. Todavia, as abordagens clássicas para prover tolerância a falhas em processadores soft core envolvem penalidades significativas em termos de área e desempenho. Neste contexto, o presente trabalho apresenta uma estratégia de tolerância a falhas de baixo custo, na qual apenas as partes mais vulneráveis do prcessador são protegidas. A identificação destas partes é baseada nos resultados de uma extensa campanha de injeção de falhas. Quando comparada a técnicas do estado da arte, como a de redundância modular tripla (TMR), a estratégia proposta resultou eficiente ao fornecer níveis similares de tolerância a falhas a um custo de área inferior.Abstract : Embedded processors are an essential component in most satellite electronics. They are employed to handle a variety of functions including data processing, command handling, and satellite control. However, like any other electronic component used in space, the exposure to radiation may induce many undesired effects, such as soft errors. To overcome this issue, the processors used in space applications are usually manufactured through non-conventional techniques that provide reduced susceptibility to radiation damage and thus are known as rad-hard. Unfortunately, the production of rad-hard chips requires extensive development and testing, making them more expensive and slower than commercial parts. Soft core processors appear as an alternative approach, with lower cost, and the possibility to implement hardening by design strategies to achieve the required dependability levels of space applications. Nevertheless, classical approaches for providing fault tolerance in soft core processors involve significant area and performance costs. In this context, the present work introduces a low overhead fault tolerance strategy which protects only the most vulnerable parts of the processor. The identification of these parts is based on the results of an extensive fault injection campaign, also conducted in this work. When compared to state-of-the-art techniques such as triple modular redundancy (TMR), the proposed strategy proved to be quite efficient, providing similar levels of fault tolerance with a much lower area cost.Bezerra, Eduardo AugustoUniversidade Federal de Santa CatarinaTravessini, Rodrigo2019-03-28T12:23:17Z2019-03-28T12:23:17Z2018info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesis92 p.| il., gráfs., tabs.application/pdf355761https://repositorio.ufsc.br/handle/123456789/194201engreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccess2019-03-28T12:23:18Zoai:repositorio.ufsc.br:123456789/194201Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732019-03-28T12:23:18Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Low overhead single event upset reliability improvement for soft core processors
title Low overhead single event upset reliability improvement for soft core processors
spellingShingle Low overhead single event upset reliability improvement for soft core processors
Travessini, Rodrigo
Engenharia elétrica
Tolerância a falha (Engenharia)
title_short Low overhead single event upset reliability improvement for soft core processors
title_full Low overhead single event upset reliability improvement for soft core processors
title_fullStr Low overhead single event upset reliability improvement for soft core processors
title_full_unstemmed Low overhead single event upset reliability improvement for soft core processors
title_sort Low overhead single event upset reliability improvement for soft core processors
author Travessini, Rodrigo
author_facet Travessini, Rodrigo
author_role author
dc.contributor.none.fl_str_mv Bezerra, Eduardo Augusto
Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Travessini, Rodrigo
dc.subject.por.fl_str_mv Engenharia elétrica
Tolerância a falha (Engenharia)
topic Engenharia elétrica
Tolerância a falha (Engenharia)
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2018.
publishDate 2018
dc.date.none.fl_str_mv 2018
2019-03-28T12:23:17Z
2019-03-28T12:23:17Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv 355761
https://repositorio.ufsc.br/handle/123456789/194201
identifier_str_mv 355761
url https://repositorio.ufsc.br/handle/123456789/194201
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 92 p.| il., gráfs., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652009106046976

Registros relacionados