Fonte de tensão de referencia ajustavel implementada com transistores MOS

Detalhes bibliográficos
Autor(a) principal: Cajueiro, João Paulo Cerquinho
Data de Publicação: 2005
Tipo de documento: Tese
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1601592
Resumo: Orientador: Carlos Alberto dos Reis Filho
id UNICAMP-30_e7bdd2b5d89a0720d6915114fa5b3e50
oai_identifier_str oai::360241
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Fonte de tensão de referencia ajustavel implementada com transistores MOSAdjustable voltage reference source implemented with MOS transistorsSemicondutores de óxido metálicoCircuitos integradosSistemas eletrônicos analógicosMetallic oxide semiconductorIntegrated circuitsAnalog electronic systemsMOS transistorOrientador: Carlos Alberto dos Reis FilhoTese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoResumo: Uma nova técnica de compensação de temperatura para implementar tensões de referência em circuitos CMOS é descrita, desde o seu fundamento teórico até a comprovação experimental feita com amostras de circuitos integrados protótipos que a implementam. A ténica proposta se baseia no fato de que a tensão entre gate1, e fonte, VGS, de um transistor MOS pode tanto aumentar como diminuir com o aumento da temperatura, dependendo da corrente com que opera. Com base nisto, é possível empilhar n transistores, que estejam polarizados com uma corrente adequada de tal maneira que a queda de tensão sobre esta pilha de transistores, que tem amplitude nVGS, tenha, ao mesmo tempo, a mesma taxa de variação térmica que a tensão VGS produzida por um único transistor. Em tais condições, a diferença entre estas duas tensões é constante, tornando-se uma referencia de tensão. Uma implementação alternativa à pilha de transistores para produzir a tensão nVGS consiste num único transistor de gate ?utuante no qual a tensão VGS equivalente tem amplitude ajustável em campo. Diversos circuitos que se baseiam nesta técnica foram projetados e alguns deles fabricados em tecnologia CMOS 0,35 µm.O desempenho do melhor circuito fabricado atingiu coe?ciente térmico de 100 ppm/°C na faixa térmica de -40 a 120 °C. Outras configurações foram simuladas mostrando que é possível atingir coeficientes térmicos menores que 10 ppm/°C. O estado da arte é representado por referências de tensão que têm coeficientes térmicos de 1 ppm/°C na mesma faixa térmica em que se caracterizam os circuitos desenvolvidos. Tais referências de tensão se baseiam principalmente nos circuitos chamados de bandgap. Há também, um produto recente da empresa Intersil que utiliza um transistor que opera como memória análoga fornecendo uma tensão referência memorizada com altíssima estabilidade térmica. O princípio em que este produto se baseia, entretanto, é diferente do que está sendo proposto neste trabalho apesar do uso comum de um transistor de gate ?utuante. A contribuição deste trabalho não está no desempenho que as fontes de referência que se baseiam no princípio atingiram. Sua contribuição reside na forma como pode ser implementada, utilizando somente transistores MOS e no fato de que tem amplitude ajustável em campo. 1A palavra gate está sendo usada em toda extensão do texto, em lugar da palavra ¿porta¿, para identi?car o terminal de alta resistência de um transistor MOSAbstract: A new technique of temperature compensation to implement a voltage reference in CMOS circuits is described, from theoretical basis to experimental evidence made with samples of integrated circuits prototypes that implement it. The proposed technique is based on the fact that the voltage between gate and source, VGS, of a MOS transistor can either increase as diminish with the increase of temperature, depending on the current with that it operates. Based in this, it is possible to pile up n transistors, that are polarized with an adequate current in such way that the voltage on this stack of transistors, that has amplitude nVGS, has, at the same time, the same thermal variation than the VGS voltage produced in only one transistor. In such conditions, the difference between these two voltages is constant, becoming a voltage reference. An alternative implementation to the stack of transistors to produce the nVGS volage consists of a ?oating gate transistor in which equivalent VGS has adjustable amplitude in ?eld. Diverse circuits that are based on this technique had been projected and some of them manufactured in technology CMOS 0,35 µm. The performance of the best manufactured circuit reached 100 ppm/°C of thermal coefficient in the thermal band of -40 to 120 °C. Other con?gurations had been simulated showing that it is possible to reach thermal coe?cients lesser that 10 ppm/°C. The state of the art is represented by voltage references that have thermal coefficients of 1 ppm/°C in the same thermal band where the developed circuits had been characterized. Such voltage references are mainly based on the circuits called bandgap. There is, also, a recent product of the Intersil company who uses a transistor that operates as analogical memory supplying a voltage reference memorized with highest thermal stability. The base principle of this product is, however, different of that being considered in this work despite the use of a ?oating gate transistor. The contribution of this work is not in the performance that the reference sources that are based on the principle had reached. Its contribution inhabits in the form as it can be implemented, only using MOS transistors and in the fact that it has adjustable amplitude in ?eldDoutoradoEletrônica, Microeletrônica e OptoeletrônicaDoutor em Engenharia Elétrica[s.n.]Reis Filho, Carlos Alberto dos, 1950-Castaldo, Fernando CardosoSantos, Edval J. P.Finco, SauloMoraes, Wilmar Bueno deUniversidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação não informadoUNIVERSIDADE ESTADUAL DE CAMPINASCajueiro, João Paulo Cerquinho20052005-11-18T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdf103 p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1601592CAJUEIRO, João Paulo Cerquinho. Fonte de tensão de referencia ajustavel implementada com transistores MOS. 2005. 103 p. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1601592. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/360241porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T04:22:47Zoai::360241Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T04:22:47Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Fonte de tensão de referencia ajustavel implementada com transistores MOS
Adjustable voltage reference source implemented with MOS transistors
title Fonte de tensão de referencia ajustavel implementada com transistores MOS
spellingShingle Fonte de tensão de referencia ajustavel implementada com transistores MOS
Cajueiro, João Paulo Cerquinho
Semicondutores de óxido metálico
Circuitos integrados
Sistemas eletrônicos analógicos
Metallic oxide semiconductor
Integrated circuits
Analog electronic systems
MOS transistor
title_short Fonte de tensão de referencia ajustavel implementada com transistores MOS
title_full Fonte de tensão de referencia ajustavel implementada com transistores MOS
title_fullStr Fonte de tensão de referencia ajustavel implementada com transistores MOS
title_full_unstemmed Fonte de tensão de referencia ajustavel implementada com transistores MOS
title_sort Fonte de tensão de referencia ajustavel implementada com transistores MOS
author Cajueiro, João Paulo Cerquinho
author_facet Cajueiro, João Paulo Cerquinho
author_role author
dc.contributor.none.fl_str_mv Reis Filho, Carlos Alberto dos, 1950-
Castaldo, Fernando Cardoso
Santos, Edval J. P.
Finco, Saulo
Moraes, Wilmar Bueno de
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação não informado
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Cajueiro, João Paulo Cerquinho
dc.subject.por.fl_str_mv Semicondutores de óxido metálico
Circuitos integrados
Sistemas eletrônicos analógicos
Metallic oxide semiconductor
Integrated circuits
Analog electronic systems
MOS transistor
topic Semicondutores de óxido metálico
Circuitos integrados
Sistemas eletrônicos analógicos
Metallic oxide semiconductor
Integrated circuits
Analog electronic systems
MOS transistor
description Orientador: Carlos Alberto dos Reis Filho
publishDate 2005
dc.date.none.fl_str_mv 2005
2005-11-18T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1601592
CAJUEIRO, João Paulo Cerquinho. Fonte de tensão de referencia ajustavel implementada com transistores MOS. 2005. 103 p. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1601592. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
CAJUEIRO, João Paulo Cerquinho. Fonte de tensão de referencia ajustavel implementada com transistores MOS. 2005. 103 p. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1601592. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1601592
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/360241
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
103 p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188934585942016

Registros relacionados