Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS

Detalhes bibliográficos
Autor(a) principal: Silva, Jeveson Cardozo da
Data de Publicação: 2020
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UNESP
Texto Completo: http://hdl.handle.net/11449/194530
Resumo: O objetivo principal deste trabalho é o estudo de transistores SOI (Silicon On Insulator) UTBB (Ultra-thin Body and Buried oxide) de canal tipo-n com SELBOX (SELective Buried OXide) em configuração DTMOS (Dynamic Threshold-Voltage MOSFET). A estrutura SELBOX consiste em introduzir uma camada de óxido de silício em regiões selecionadas abaixo dos terminais fonte e dreno, e não continuamente como nos dispositivos SOI. Dessa forma, a estrutura apresenta uma janela/espaçamento (GAP) de acesso à região ativa de silício onde se forma o canal de condução de corrente. Ao conectar-se os terminais de porta e substrato, o potencial de porta é aplicado a região ativa de silício através da janela (GAP) e a região de óxido enterrado, essa configuração (DTMOS) permite aprimoramento para tensão de porta menor que 0,7V. Para analisar do transistor UTBB com SELBOX em configuração DTMOS, foram realizadas simulações numéricas, modeladas e calibradas através de caracterizações elétricas obtidas de dispositivos reais fabricados pelo imec (Interuniversity Microelectronics Center) em Leuven na Bélgica. A corrente de dreno, a transcondutância, a tensão de limiar e parâmetros analógicos foram analisadas e comparados ao UTBB convencional, para tensão entre dreno e fonte de 1,5V (VDS=1,5V). Primeiramente foi investigado o comportamento das curvas de transferência para diferentes espessuras do óxido enterrado e adicionalmente foram estudados o comportamento das curvas de transferência para diferentes larguras de espaçamento (WGAP) entre o óxido enterrado seletivo. Para variação da espessura do óxido enterrado, os resultados mostraram que a corrente de dreno e tensão de limiar não sofreram mudanças relevantes quando comparadas ao UTBB convencional. No entanto, para variação do espaçamento entre o óxido enterrado seletivo, os resultados mostraram ganhos na corrente de dreno e nos parâmetros analógicos. Porém, à medida que o espaçamento foi aumento, verificou-se a redução da tensão de limiar e o aumento da corrente de porta. Os dispositivos estudados, quando comparados ao UTBB convencional, apresentaram melhores valores de transcondutância, de corrente de dreno e de corrente de porta para WGAP=10 nm. Este estudo mostrou que o dispositivo UTBB usado como plataforma para avaliar a estrutura SELBOX em configuração DTMOS apresentou ganhos significativos em termos de corrente de dreno e de parâmetros analógicos.
id UNSP_b03f2b8dd39b37a41f63395b2301f230
oai_identifier_str oai:repositorio.unesp.br:11449/194530
network_acronym_str UNSP
network_name_str Repositório Institucional da UNESP
repository_id_str 2946
spelling Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOSEvaluation of UTBB FD-SOI MOSFET with SELBOX in DTMOS configurationSistemas eletrônicosTecnologia de silício sobre isolanteTransistoresMetal oxide semiconductorsSilicon-on-insulator technologyO objetivo principal deste trabalho é o estudo de transistores SOI (Silicon On Insulator) UTBB (Ultra-thin Body and Buried oxide) de canal tipo-n com SELBOX (SELective Buried OXide) em configuração DTMOS (Dynamic Threshold-Voltage MOSFET). A estrutura SELBOX consiste em introduzir uma camada de óxido de silício em regiões selecionadas abaixo dos terminais fonte e dreno, e não continuamente como nos dispositivos SOI. Dessa forma, a estrutura apresenta uma janela/espaçamento (GAP) de acesso à região ativa de silício onde se forma o canal de condução de corrente. Ao conectar-se os terminais de porta e substrato, o potencial de porta é aplicado a região ativa de silício através da janela (GAP) e a região de óxido enterrado, essa configuração (DTMOS) permite aprimoramento para tensão de porta menor que 0,7V. Para analisar do transistor UTBB com SELBOX em configuração DTMOS, foram realizadas simulações numéricas, modeladas e calibradas através de caracterizações elétricas obtidas de dispositivos reais fabricados pelo imec (Interuniversity Microelectronics Center) em Leuven na Bélgica. A corrente de dreno, a transcondutância, a tensão de limiar e parâmetros analógicos foram analisadas e comparados ao UTBB convencional, para tensão entre dreno e fonte de 1,5V (VDS=1,5V). Primeiramente foi investigado o comportamento das curvas de transferência para diferentes espessuras do óxido enterrado e adicionalmente foram estudados o comportamento das curvas de transferência para diferentes larguras de espaçamento (WGAP) entre o óxido enterrado seletivo. Para variação da espessura do óxido enterrado, os resultados mostraram que a corrente de dreno e tensão de limiar não sofreram mudanças relevantes quando comparadas ao UTBB convencional. No entanto, para variação do espaçamento entre o óxido enterrado seletivo, os resultados mostraram ganhos na corrente de dreno e nos parâmetros analógicos. Porém, à medida que o espaçamento foi aumento, verificou-se a redução da tensão de limiar e o aumento da corrente de porta. Os dispositivos estudados, quando comparados ao UTBB convencional, apresentaram melhores valores de transcondutância, de corrente de dreno e de corrente de porta para WGAP=10 nm. Este estudo mostrou que o dispositivo UTBB usado como plataforma para avaliar a estrutura SELBOX em configuração DTMOS apresentou ganhos significativos em termos de corrente de dreno e de parâmetros analógicos.The main goal of this work is to investigate the n-channel UTBB (Ultra-thin Body and Buried oxide) SOI (Silicon On Insulator) transistors with SELBOX (SELective Buried OXide structure) in DTMOS configuration (Dynamic Threshold-Voltage MOSFET). The SELBOX structure consists of introducing a layer of silicon oxide in selected regions below the source and drain terminals, and not continuously as in SOI devices. Thus the structure presents a window/spacing (WGAP) access to the active silicon region where the current conduction channel is formed. When connecting the gate and substrate terminals, the gate potential is applied to the active silicon region through the window (WGAP) and the buried oxide region, this configuration (DTMOS) allows improvement for a gate voltage less than 0.7 V. To analyze the UTBB transistor with SELBOX in DTMOS configuration, numerical simulations were performed, modeled, and calibrated through electrical characterizations of real devices manufactured by imec (Interuniversity Microelectronics Center) in Leuven, Belgium. The drain current, transconductance, threshold voltage and analog parameters were analyzed and compared with conventional UTBB for drain to source voltage of 1.5 V (VDS = 1.5 V). Firstly, the behavior of transfer curves for different buried oxide thicknesses was investigated and, additionally the behavior of transfer curves for different width spacing (WGAP ) between the selective buried oxide were studied. For the variation of the buried oxide thickness, the results showed that the drain current and threshold voltage did not present relevant changes when compared to the conventional UTBB. However, for varying the spacing between the selective buried oxide, the results showed gains in the drain current and in the analog parameters. Nevertheless, as the spacing was increased, there was a reduction in the threshold voltage and an increase in the gate current. The studied devices, when compared to the conventional UTBB, presented better values of transconductance, drain current and gate current for WGAP = 10 nm. This study showed that the UTBB device used as a platform to evaluate the SELBOX structure in DTMOS conformation showed significant gains in terms of drain current and analog parameters.Universidade Estadual Paulista (Unesp)Andrade, Maria Glória Caño de [UNESP]Universidade Estadual Paulista (Unesp)Silva, Jeveson Cardozo da2020-12-10T10:48:23Z2020-12-10T10:48:23Z2020-10-30info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://hdl.handle.net/11449/19453033004170002P2porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESP2024-08-06T14:38:27Zoai:repositorio.unesp.br:11449/194530Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestopendoar:29462024-08-06T14:38:27Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false
dc.title.none.fl_str_mv Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
Evaluation of UTBB FD-SOI MOSFET with SELBOX in DTMOS configuration
title Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
spellingShingle Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
Silva, Jeveson Cardozo da
Sistemas eletrônicos
Tecnologia de silício sobre isolante
Transistores
Metal oxide semiconductors
Silicon-on-insulator technology
title_short Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
title_full Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
title_fullStr Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
title_full_unstemmed Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
title_sort Avaliação do MOSFET UTBB FD-SOI com SELBOX em configuração DTMOS
author Silva, Jeveson Cardozo da
author_facet Silva, Jeveson Cardozo da
author_role author
dc.contributor.none.fl_str_mv Andrade, Maria Glória Caño de [UNESP]
Universidade Estadual Paulista (Unesp)
dc.contributor.author.fl_str_mv Silva, Jeveson Cardozo da
dc.subject.por.fl_str_mv Sistemas eletrônicos
Tecnologia de silício sobre isolante
Transistores
Metal oxide semiconductors
Silicon-on-insulator technology
topic Sistemas eletrônicos
Tecnologia de silício sobre isolante
Transistores
Metal oxide semiconductors
Silicon-on-insulator technology
description O objetivo principal deste trabalho é o estudo de transistores SOI (Silicon On Insulator) UTBB (Ultra-thin Body and Buried oxide) de canal tipo-n com SELBOX (SELective Buried OXide) em configuração DTMOS (Dynamic Threshold-Voltage MOSFET). A estrutura SELBOX consiste em introduzir uma camada de óxido de silício em regiões selecionadas abaixo dos terminais fonte e dreno, e não continuamente como nos dispositivos SOI. Dessa forma, a estrutura apresenta uma janela/espaçamento (GAP) de acesso à região ativa de silício onde se forma o canal de condução de corrente. Ao conectar-se os terminais de porta e substrato, o potencial de porta é aplicado a região ativa de silício através da janela (GAP) e a região de óxido enterrado, essa configuração (DTMOS) permite aprimoramento para tensão de porta menor que 0,7V. Para analisar do transistor UTBB com SELBOX em configuração DTMOS, foram realizadas simulações numéricas, modeladas e calibradas através de caracterizações elétricas obtidas de dispositivos reais fabricados pelo imec (Interuniversity Microelectronics Center) em Leuven na Bélgica. A corrente de dreno, a transcondutância, a tensão de limiar e parâmetros analógicos foram analisadas e comparados ao UTBB convencional, para tensão entre dreno e fonte de 1,5V (VDS=1,5V). Primeiramente foi investigado o comportamento das curvas de transferência para diferentes espessuras do óxido enterrado e adicionalmente foram estudados o comportamento das curvas de transferência para diferentes larguras de espaçamento (WGAP) entre o óxido enterrado seletivo. Para variação da espessura do óxido enterrado, os resultados mostraram que a corrente de dreno e tensão de limiar não sofreram mudanças relevantes quando comparadas ao UTBB convencional. No entanto, para variação do espaçamento entre o óxido enterrado seletivo, os resultados mostraram ganhos na corrente de dreno e nos parâmetros analógicos. Porém, à medida que o espaçamento foi aumento, verificou-se a redução da tensão de limiar e o aumento da corrente de porta. Os dispositivos estudados, quando comparados ao UTBB convencional, apresentaram melhores valores de transcondutância, de corrente de dreno e de corrente de porta para WGAP=10 nm. Este estudo mostrou que o dispositivo UTBB usado como plataforma para avaliar a estrutura SELBOX em configuração DTMOS apresentou ganhos significativos em termos de corrente de dreno e de parâmetros analógicos.
publishDate 2020
dc.date.none.fl_str_mv 2020-12-10T10:48:23Z
2020-12-10T10:48:23Z
2020-10-30
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/11449/194530
33004170002P2
url http://hdl.handle.net/11449/194530
identifier_str_mv 33004170002P2
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.source.none.fl_str_mv reponame:Repositório Institucional da UNESP
instname:Universidade Estadual Paulista (UNESP)
instacron:UNESP
instname_str Universidade Estadual Paulista (UNESP)
instacron_str UNESP
institution UNESP
reponame_str Repositório Institucional da UNESP
collection Repositório Institucional da UNESP
repository.name.fl_str_mv Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)
repository.mail.fl_str_mv
_version_ 1808128157231874048